1. I2C簡(jiǎn)介

I2C（ Inter－Integrated Circuit）總線是由 PHILIPS 公司開(kāi)發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。具有接口線少，控制方式簡(jiǎn)單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。
I2C特性：
(1)只要求兩條總線線路一條串行數(shù)據(jù)線SDA，一條串行時(shí)鐘線SCL；
(2)每個(gè)連接到總線的器件都可以通過(guò)唯一的地址和一直存在的簡(jiǎn)單的主機(jī)/從機(jī)關(guān)系軟件設(shè)定地址，主機(jī)可以作為主機(jī)發(fā)送器或主機(jī)接收器;
(3)它是一個(gè)真正的多主機(jī)總線，如果兩個(gè)或更多主機(jī)同時(shí)初始化數(shù)據(jù)傳輸可以通過(guò)沖突檢測(cè)和仲裁防止數(shù)據(jù)被破壞;
(4)串行的 8 位雙向數(shù)據(jù)傳輸位速率在標(biāo)準(zhǔn)模式下可達(dá)100kbit/s，快速模式下可達(dá)400kbit/s，高速模式下可達(dá) 3.4Mbit/s；
(5)片上的濾波器可以濾去總線數(shù)據(jù)線上的毛刺波保證數(shù)據(jù)完整；
(6)連接到相同總線的IC數(shù)量只受到總線的最大電容400pF；
IIC是屬串行通訊總線，同步傳輸、半雙工。

2. I2C總線協(xié)議

IIC協(xié)議格式：起始信號(hào)、停止信號(hào)、應(yīng)答信號(hào)、非應(yīng)答信號(hào)、發(fā)送數(shù)據(jù)、接收數(shù)據(jù)。
??空閑狀態(tài)：SCL和SDA均保持高電平；

2.1 起始信號(hào)

時(shí)鐘為高電平時(shí)，數(shù)據(jù)由高電平變?yōu)榈碗娖健?/p>

SDA_OUT=1;
SCL=1;
delay_us(2);
SDA_OUT=0;
//方便下一次數(shù)據(jù)收發(fā)
delay_us(2);
SCL=0;

2.2 停止信號(hào)

??時(shí)鐘線為高電平時(shí)，數(shù)據(jù)線由低變高。

SDA_OUT=0;
SCL=0;
Delay_us(2);
SCL=1;
Delay_us(2);
SDA_OUT=1;

數(shù)據(jù)傳輸時(shí)序：

2.3 獲取應(yīng)答

??時(shí)鐘線為高時(shí)讀取數(shù)據(jù)。應(yīng)答信號(hào)本身就是一位數(shù)據(jù)。

u8 i=0;
SCL=0;//告訴從機(jī)，主機(jī)需要讀取數(shù)據(jù)
Delay_us(2);
SCL=1;//開(kāi)始讀取數(shù)據(jù)
while(SDA_IN)
{
  i++;
  Delay_us(1);
  if(i>=20)return 1;//非應(yīng)答
}
Delay_us(2);
SCL=0;//方便下一次數(shù)據(jù)收發(fā)
return 0;//獲取應(yīng)答信號(hào)

2.4 發(fā)送應(yīng)答(非應(yīng)答)信號(hào)

時(shí)鐘線為低電平時(shí)發(fā)送數(shù)據(jù)。應(yīng)答信號(hào)本身就是一位數(shù)據(jù)。

SCL=0;
SDA_OUT=ack&0x01;//ack為應(yīng)答參數(shù)，0為應(yīng)答，1為非應(yīng)答
Delay_us(2);
SCL=1;//數(shù)據(jù)發(fā)送完成
//方便下一次數(shù)據(jù)收發(fā)
Delay_us(2);
SCL=0;

2.5 發(fā)送一個(gè)字節(jié)數(shù)據(jù)

for(i=0;i<8;i++)
{
  SCL=0;
  if(data&0x80)SDA_OUT=1;
  else SDA_OUT=0；
  Delay_us(2);
SCL=1;//數(shù)據(jù)發(fā)送完成
data<<=1;
Delay_us(2);
}
SCL=0;//方便下一次數(shù)據(jù)收發(fā)

2.6 接收一個(gè)字節(jié)數(shù)據(jù)

u8 data=0; 
for(i=0;i<8;i++)
{
SCL=0;//告訴從機(jī)，主機(jī)需要讀取數(shù)據(jù)
Delay_us(2);
SCL=1;//主機(jī)開(kāi)始讀取數(shù)據(jù)
data<<=1;
if(SDA_IN)data|=0x01;
Delay_us(2);
}
SCL=0;//方便下一次數(shù)據(jù)收發(fā)
return data;

3. AT24CXX介紹

?CAT24WC01/02/04/08/16是一個(gè)1K/2K/4K/8K/16K位串行CMOS E2PROM。內(nèi)部含有12/256/512/1024/2048個(gè)8位字節(jié)，CATALYST公司的先進(jìn)CMOS技術(shù)實(shí)質(zhì)上減少了器件的功耗，CAT24WC01有一個(gè)8字節(jié)頁(yè)寫(xiě)緩沖器，CAT24WC02/04/08/16有一個(gè)16字節(jié)頁(yè)寫(xiě)緩沖器，該器件通過(guò)I2C總線接口進(jìn)行操作有一個(gè)專(zhuān)門(mén)的寫(xiě)保護(hù)功能。
特性
(1)與400KHz I2C總線兼容
(2)1.8到6.0伏工作電壓范圍
(3)低功耗CMOS 技術(shù)
(4)寫(xiě)保護(hù)功能當(dāng)WP為高電平時(shí)進(jìn)入寫(xiě)保護(hù)狀態(tài)
(5)頁(yè)寫(xiě)緩沖器
(6)自定時(shí)擦寫(xiě)周期
(7)1,000,000編程/擦除周期
(8)可保存數(shù)據(jù)100年
(9)8 腳 DIP SOIC或TSSOP封裝
(10)溫度范圍：商業(yè)級(jí)工業(yè)級(jí)和汽車(chē)級(jí)

3.1 引腳說(shuō)明

3.2 總線時(shí)序

??時(shí)鐘上升沿讀取數(shù)據(jù)，下降發(fā)送數(shù)據(jù)。

3.3 從器件地址

3.4 寫(xiě)操作時(shí)序
字節(jié)寫(xiě)
在字節(jié)寫(xiě)模式下，主器件發(fā)送起始命令和從器件地址信息（R/W位置零）給從器件在從器件產(chǎn)生應(yīng)答信號(hào)后，主器件發(fā)送 CAT24WC01/02/04/08/16的字節(jié)地址，主器件在收到從器件的另一個(gè)應(yīng)答信號(hào)后，再發(fā)送數(shù)據(jù)到被尋址的存儲(chǔ)單元。AT24WC01/02/04/08/16再次應(yīng)答，并在主器件產(chǎn)生停止信號(hào)后開(kāi)始內(nèi)部數(shù)據(jù)的擦寫(xiě)，在內(nèi)部擦寫(xiě)過(guò)程中，CAT24WC01/02/04/08/16不再應(yīng)答主器件的任何請(qǐng)求。

頁(yè)寫(xiě)
用頁(yè)寫(xiě)， CAT24WC01可一次寫(xiě)入8個(gè)字節(jié)數(shù)據(jù)，CAT24WC02/04/08/16可以一次寫(xiě)入16個(gè)字節(jié)的數(shù)據(jù)。頁(yè)寫(xiě)操作的啟動(dòng)和字節(jié)寫(xiě)一樣不同在于傳送了一字節(jié)數(shù)據(jù)后并不產(chǎn)生停止信號(hào)。主器件被允許發(fā)送P（AT24WC01 P=7；AT24WC02/04/08/16 P=15）個(gè)額外的字節(jié)，每發(fā)送一個(gè)字節(jié)數(shù)據(jù)后，CAT24WC01/02/04/08/16產(chǎn)生一個(gè)應(yīng)答位并將字節(jié)地址低位加1，高位保持不變。
如果在發(fā)送停止信號(hào)之前，主器件發(fā)送超過(guò)P+1個(gè)字節(jié)，地址計(jì)數(shù)器將自動(dòng)翻轉(zhuǎn)，先前寫(xiě)入的數(shù)據(jù)被覆蓋。
接收到P+1字節(jié)數(shù)據(jù)和主器件發(fā)送的停止信號(hào)后，CAT24CXXX啟動(dòng)內(nèi)部寫(xiě)周期將數(shù)據(jù)寫(xiě)到數(shù)據(jù)區(qū)。所有接收的數(shù)據(jù)在一個(gè)寫(xiě)周期內(nèi)寫(xiě)入CAT24WC01/02/04/08/16。

3.5 讀操作時(shí)序

選擇性讀
選擇性讀操作允許主器件對(duì)寄存器的任意字節(jié)進(jìn)行讀操作，主器件首先通過(guò)發(fā)送起始信號(hào)、從器件地址和它想讀取的字節(jié)數(shù)據(jù)的地址執(zhí)行一個(gè)偽寫(xiě)操作。在 CAT24WC01/02/04/08/16 應(yīng)答之后，主器件重新發(fā)送起始信號(hào)和從器件地址，此時(shí)R/W 位置1，CAT24WC01/02/04/08/16響應(yīng)并發(fā)送應(yīng)答信號(hào)，然后輸出所要求的一個(gè) 8位字節(jié)數(shù)據(jù)，主器件不發(fā)送應(yīng)答信號(hào)但產(chǎn)生一個(gè)停止信號(hào)。

連續(xù)讀
連續(xù)讀操作可通過(guò)立即讀或選擇性讀操作啟動(dòng)。在CAT24WC01/02/04/08/16發(fā)送完一個(gè)8位字節(jié)數(shù)據(jù)后，主器件產(chǎn)生一個(gè)應(yīng)答信號(hào)來(lái)響應(yīng)，告知CAT24WC01/02/04/08/16 主器件要求更多的數(shù)據(jù)，對(duì)應(yīng)每個(gè)主機(jī)產(chǎn)生的應(yīng)答信號(hào)CAT24WC01/02/04/08/16將發(fā)送一個(gè)8位數(shù)據(jù)字節(jié)。當(dāng)主器件不發(fā)送應(yīng)答信號(hào)而發(fā)送停止位時(shí)結(jié)束此操作。
從CAT24WC01/02/04/08/16 輸出的數(shù)據(jù)按順序由N到N+1輸出。讀操作時(shí)地址計(jì)數(shù)器CAT24WC01/02/04/08/16整個(gè)地址內(nèi)增加，這樣整個(gè)寄存器區(qū)域在可在一個(gè)讀操作內(nèi)全部讀出。當(dāng)讀取的字節(jié)超過(guò) E（對(duì)于 24WC01，E=127；對(duì)24WC02，E=255；對(duì)24WC04，E=511；對(duì)24WC08，E=1023；對(duì)24WC16 E=2047）計(jì)數(shù)器將翻轉(zhuǎn)到零并繼續(xù)輸出數(shù)據(jù)字節(jié)。

4. EEPROM硬件接口

??在本示例中采用的EEPROM芯片為AT24C08型號(hào)，該封裝類(lèi)型和24C02完全兼容；
??AT24C08容量為8Kbit，即1KB，1024字節(jié)；24C02量為2kbit，為256字節(jié)。

5.軟件設(shè)置

6.代碼生成

6.1 IIC硬件配置

6.2 IIC硬件產(chǎn)生起始信號(hào)、停止信號(hào)

//產(chǎn)生起始信號(hào)
void IIC_Start(void)
{
   hi2c1.Instance->CR1|=1<<8;
   while(!(hi2c1.Instance->SR1&1<<0)){}//等待起始信號(hào)發(fā)送成功
   hi2c1.Instance->CR1&=~(1<<8);
}
//停止信號(hào)
void IIC_Stop(void)
{
	hi2c1.Instance->CR1|=1<<9;
}

6.3 IIC硬件數(shù)據(jù)收發(fā)

//發(fā)送數(shù)據(jù)
void IIC_WriteData(uint8_t data)
{
   hi2c1.Instance->DR=data;
   while(!(hi2c1.Instance->SR1&1<<7)){}//等待數(shù)據(jù)發(fā)送完成
   
}
/*發(fā)送地址*/
void IIC_WriteAddr(uint8_t adrr)
{
	uint8_t stat;
	hi2c1.Instance->DR=adrr;
	while(!(hi2c1.Instance->SR1&1<<1)){}//等待數(shù)據(jù)發(fā)送完成
	stat=hi2c1.Instance->SR2;//對(duì)SR2讀取清除標(biāo)志位
}
uint8_t IIC_readData(void)
{
	uint8_t data;
	hi2c1.Instance->CR1|=1<<10;//產(chǎn)生應(yīng)答
	while(!(hi2c1.Instance->SR1&1<<6)){}//等待數(shù)據(jù)到來(lái)
	data=hi2c1.Instance->DR;
	hi2c1.Instance->CR1&=~(1<<10);//取消應(yīng)答發(fā)送
	return data;
}

6.4 AT24C08讀寫(xiě)字節(jié)

#define AT24C08_ADDR_W 0xA0  //器件地址+寫(xiě)使能位
#define AT24C08_ADDR_R 0xA1  //器件地址+讀使能位
/*寫(xiě)一個(gè)字節(jié)函數(shù)*/
void AT24C08_WriteOneByte(uint8_t addr,uint8_t data)
{
	IIC_Start();//發(fā)送起始信號(hào)
	IIC_WriteAddr(AT24C08_ADDR_W);//發(fā)送地址
	IIC_WriteData(addr);//發(fā)送寫(xiě)入數(shù)據(jù)地址
	IIC_WriteData(data);//寫(xiě)入數(shù)據(jù)
	IIC_Stop();//停止信號(hào)
	HAL_Delay(10);//寫(xiě)周期時(shí)間
}
/*讀一個(gè)字節(jié)函數(shù)*/
uint8_t AT24C08_ReadOneByte(uint8_t addr)
{
	uint8_t data;  
	IIC_Start();//發(fā)送起始信號(hào)
	IIC_WriteAddr(AT24C08_ADDR_W);//器件地址+寫(xiě)使能
	IIC_WriteData(addr);//發(fā)送寫(xiě)入數(shù)據(jù)地址
	IIC_Start();//發(fā)送起始信號(hào)
	IIC_WriteAddr(AT24C08_ADDR_R);//器件地址+讀使能
	data=IIC_readData();//讀取一個(gè)字節(jié)數(shù)據(jù)
	IIC_Stop();//停止信號(hào)
	return data;
}

6.5 主函數(shù)

//發(fā)送數(shù)據(jù)
void IIC_WriteData(uint8_t data)
{
   hi2c1.Instance->DR=data;
   while(!(hi2c1.Instance->SR1&1<<7)){}//等待數(shù)據(jù)發(fā)送完成
   
}
/*發(fā)送地址*/
void IIC_WriteAddr(uint8_t adrr)
{
	uint8_t stat;
	hi2c1.Instance->DR=adrr;
	while(!(hi2c1.Instance->SR1&1<<1)){}//等待數(shù)據(jù)發(fā)送完成
	stat=hi2c1.Instance->SR2;//對(duì)SR2讀取清除標(biāo)志位
}
uint8_t IIC_readData(void)
{
	uint8_t data;
	hi2c1.Instance->CR1|=1<<10;//產(chǎn)生應(yīng)答
	while(!(hi2c1.Instance->SR1&1<<6)){}//等待數(shù)據(jù)到來(lái)
	data=hi2c1.Instance->DR;
	hi2c1.Instance->CR1&=~(1<<10);//取消應(yīng)答發(fā)送
	return data;
}

注意：STM32F10x硬件IIC和FSMC不能同時(shí)使用；
??在STM32勘誤手冊(cè)中有說(shuō)明：

6.6 示例效果