電子領(lǐng)域的某些角落幾年或幾十年都沒有重大的技術(shù)升級。無源電子元件就是一個很好的例子。然后還有嵌入式可編程邏輯。

電子領(lǐng)域的某些角落幾年或幾十年都沒有重大的技術(shù)升級。無源電子元件就是一個很好的例子，因為不能從電阻器等設(shè)備中獲得更多的性能或成本，至少在沒有材料革命的情況下是這樣。另一個是電池市場，該市場的產(chǎn)品總體上已根據(jù)需求進行了優(yōu)化。

然后還有嵌入式處理空間。沒錯，邏輯。具體來說，通用可編程邏輯。

2011 年，Xilinx 和 Altera（現(xiàn)為 Intel）分別發(fā)布了 Artix-7 和 Cyclone V GT。這些器件中的每一個都包含少于 100K 的邏輯單元（Xilinx 部件為 50K，Cyclone V 器件高達 77K），但在汽車子系統(tǒng)等應(yīng)用中提供了 I/O 靈活性、邏輯和低功耗的完美組合從工業(yè)自動化設(shè)備到通信基礎(chǔ)設(shè)施。

然后，什么都沒有。近十年來，在 FPGA 的低功耗、通用、低于 100K 邏輯單元類中沒有引入新器件。

為什么不？好吧，有幾個因素在起作用。首先，許多利用這些設(shè)備的終端系統(tǒng)都是長生命周期部署的行業(yè)，這些行業(yè)信奉“如果它沒有壞，就不要修復(fù)它”的口號。但主要原因是兩家主要的 FPGA 供應(yīng)商戰(zhàn)略性地從傳統(tǒng)的嵌入式市場轉(zhuǎn)型，以在數(shù)據(jù)中心等環(huán)境中獲得更高利潤的業(yè)務(wù)，這些環(huán)境需要具有 100 萬個或更多邏輯單元的設(shè)備來實現(xiàn)工作負載加速。

在沒有其他競爭產(chǎn)品的情況下，Artix-7 和 Cyclone V GT 的尺寸、功耗、I/O 速度、I/O 密度和軟錯誤率 （SER） 多年來一直保持現(xiàn)狀。

改變 CMOS 是唯一不變的

當(dāng)然，即使在電子領(lǐng)域最靜態(tài)的部分，變化也是唯一不變的。Lattice Semiconductor 的 Certus-NX 產(chǎn)品線最近改變了低于 100K 邏輯單元的通用 FPGA 市場。

Certus-NX FPGA 可提供 17K 到 40K 邏輯單元，并且與前面提到的替代方案一樣，包括硬化的 5 Gbps PCIe 通道。但是，盡管萊迪思器件在這些參數(shù)上具有可比性，甚至包括更少的 RAM 和更少的 DSP 乘法器，但它們的差分 I/O 速度提高了 70%，I/O 密度提高了兩倍，功耗降低了 4 倍。

表 1. Certus-NX 產(chǎn)品組合利用 28 nm FD-SOI 工藝技術(shù)來降低功耗、提高軟錯誤率 （SER） 和優(yōu)化性能。

它們的尺寸也大約只有一半，尺寸僅為 6 毫米 x 6 毫米。

Certus-NX 設(shè)備通過摩爾定律的技巧實現(xiàn)了這些性能和效率提升。雖然 Lattice、Intel 和 Xilinx FPGA 均在 28 nm 節(jié)點上制造，但 Certus-NX 平臺采用完全耗盡的絕緣體上硅 （FD-SOI） 工藝技術(shù)，其寄生電容低于體 CMOS（圖 1 ）。這允許體偏置，或者通過在晶體管下方的氧化物絕緣層上傳遞可編程電壓來提高晶體管的性能或功率效率。

圖 1. FD-SOI 工藝技術(shù)通過體偏置等技術(shù)提高了功耗和性能。

盡管 FD-SOI 使用了成熟的制造技術(shù)，但它可以生產(chǎn)更小的芯片尺寸，并且比標(biāo)準(zhǔn) CMOS 具有更高的可靠性。該技術(shù)幾乎消除了 SRAM 中的 SER，這有助于 Certus-NX 設(shè)備的平均故障間隔時間 （MTBF） 是競爭對手的 150 倍以上。

為了進步而進步

Certus-NX 的其他現(xiàn)代化包括對 ECDSA 加密算法的支持，以及 3 ms I/O 配置和 14 ms 設(shè)備配置，所有這些都與上述節(jié)能相結(jié)合，為連接和電池供電的設(shè)備提供了堅實的基礎(chǔ)。

但同樣重要的是，尺寸、性能、可靠性和功耗的改進也代表了傳統(tǒng)嵌入式應(yīng)用程序向前邁出的重要一步，無論是傳統(tǒng)部署還是新安裝。讓我們不要忘記這些系統(tǒng)的全球足跡，為了進步而進步，給我們留下一個沒有創(chuàng)新的十年。

審核編輯：郭婷