一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pilkington FPGA架構(gòu)簡介

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-22 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

皮爾金頓Pilkington是是世界上最大的玻璃生產(chǎn)集團(tuán)之一。創(chuàng)建于1826年英國St.Helens,已具有195年的歷史,在全球擁有25個(gè)生產(chǎn)基地,銷售公司遍布130個(gè)國家。賓利、法拉利、奔馳、寶馬等世界級名車均采用皮爾金頓制造的專業(yè)擋風(fēng)玻璃。

ef4912ba-f1c9-11ec-ba43-dac502259ad0.png

ef654778-f1c9-11ec-ba43-dac502259ad0.png

那么你知道這個(gè)公司曾經(jīng)做過FPGA嘛...?是的,的確做過,但就像很多巨頭那樣,不是很成功。

ef7ae3b2-f1c9-11ec-ba43-dac502259ad0.png

這個(gè)玻璃公司在上個(gè)世紀(jì)建立微電子部門準(zhǔn)備在FPGA方向上大干一場,而且找到了Toshiba這個(gè)大用戶,但最終還是沒能成功,不得不把團(tuán)隊(duì)賣給了Motorola(后者最后也失敗了:))。

ef839db8-f1c9-11ec-ba43-dac502259ad0.png

Pilkington FPGA架構(gòu)簡介

皮爾金頓有兩種(已知的)架構(gòu),都是基于sea-of-gates設(shè)計(jì)的,其中邏輯功能是通過將門連接在一起來構(gòu)建的。上世紀(jì)80年代中期,不同的制造商有著非常不同的邏輯單元結(jié)構(gòu)。

第一種架構(gòu)(無特定名稱)是圍繞一個(gè)具有NAND門和鎖存器的邏輯單元設(shè)計(jì)的,每個(gè)邏輯單元通過本地互連進(jìn)入其相鄰的單元。白皮書指出,這是低效的,因?yàn)樾枰罅康腘AND門來實(shí)現(xiàn)通用功能,如OR和XOR,以及鎖存器出到DFF造成的布局限制。

第二種架構(gòu)(白皮書稱它為TS1)。像ABC這樣的邏輯優(yōu)化程序?qū)⑦壿嫳硎緸锳ND門、異或門、多路復(fù)用器和D觸發(fā)器的結(jié)構(gòu);并且所有這些都具有輸入可編程反向功能。在上世紀(jì)90年代中期,當(dāng)時(shí)的邏輯優(yōu)化工具仍然使用笨拙的sum-of-product方法時(shí),皮爾金頓已經(jīng)在硬件上實(shí)現(xiàn)了這一點(diǎn)。

TS1 Logic Cell

efa378f4-f1c9-11ec-ba43-dac502259ad0.png

邏輯單元本身挺簡單:組合邏輯單元只是從輸入選擇器mux中獲取輸入,可選地反向它們,并將它們饋送到NAND、XOR和MUX的輸入,從它們中選擇輸出,然后反向以放大信號

efb685b6-f1c9-11ec-ba43-dac502259ad0.png

時(shí)序邏輯單元沿著相同的路線。邏輯單元的輸出直接連接到“本地互連”:與相鄰信號的A和B輸入選擇器的快速鏈接;它還可以連接到“介質(zhì)互連”:較慢的水平和垂直互連鏈路(每行/列6個(gè))通過邏輯單元“區(qū)域”傳播。

Routing 結(jié)構(gòu)

邏輯單元被分組為一個(gè)由3個(gè)組合邏輯單元和一個(gè)時(shí)序邏輯單元組成的正方形tile。這些tile有兩個(gè)變體(標(biāo)記為A和B,只在如何連接到inter-tile互連方面有所不同),tile平鋪在一起形成一個(gè)5x5的區(qū)域。

每個(gè)區(qū)域都被端口單元包圍,這些單元與“全局互連”通過接口相連。這種互連方式就是放在現(xiàn)代的標(biāo)準(zhǔn)來看,其全局布線資源也是很精簡的,所以布線工具必須充分利用更多的本地布線資源。設(shè)計(jì)人員還有另一個(gè)訣竅:如果邏輯門足夠快,您可以通過門來路由邏輯,而不會(huì)造成太大的性能損失;這就是為什么inter-tile互連的行和列之間沒有直接鏈接-這些鏈接就是邏輯門本身。

efd8f218-f1c9-11ec-ba43-dac502259ad0.png

與當(dāng)時(shí)的一些邏輯架構(gòu)(如Actel的多路復(fù)用器架構(gòu))相比,這種設(shè)計(jì)還挺優(yōu)雅。所選擇的門又小又簡單,軟件處理起來相對容易:綜合不是問題,而且將邏輯劃分為區(qū)域的目的是通過將邏輯轉(zhuǎn)換為一個(gè)“分而治之”問題來更容易地布局布線,但也許現(xiàn)代算法將其視為一個(gè)全局問題也OK。

公司還自己搞了一套架構(gòu)評估工具...看來沒少投入啊...

efe1d95a-f1c9-11ec-ba43-dac502259ad0.png

至于為什么FPGA后來黃了,不得而知。也許架構(gòu)的實(shí)現(xiàn)存在無法修復(fù)的錯(cuò)誤,又或許上世紀(jì)90年代的EDA工具無法充分契合芯片的層次結(jié)構(gòu)吧。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1646

    文章

    22054

    瀏覽量

    618816
  • 架構(gòu)
    +關(guān)注

    關(guān)注

    1

    文章

    528

    瀏覽量

    25997

原文標(biāo)題:皮爾金頓的FPGA架構(gòu)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?1775次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡介</b>

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個(gè)系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?1040次閱讀
    Xilinx Ultrascale系列<b class='flag-5'>FPGA</b>的時(shí)鐘資源與<b class='flag-5'>架構(gòu)</b>解析

    EM儲能網(wǎng)關(guān) ZWS智慧儲能云應(yīng)用(11) — 一級架構(gòu) 主從架構(gòu)

    ZWS智慧儲能云針對儲能場景下不同的架構(gòu)體系進(jìn)行了兼容,可以適配用戶面臨的復(fù)雜現(xiàn)場環(huán)境,滿足更深層次的管理和維護(hù)需求。簡介儲能系統(tǒng)包含PCS、BMS、EMS等多個(gè)組件,不同儲能架構(gòu)管理和決策方式也有
    的頭像 發(fā)表于 04-17 13:00 ?293次閱讀
    EM儲能網(wǎng)關(guān) ZWS智慧儲能云應(yīng)用(11) — 一級<b class='flag-5'>架構(gòu)</b> 主從<b class='flag-5'>架構(gòu)</b>

    MRAM存儲替代閃存,FPGA升級新技術(shù)

    優(yōu)化的架構(gòu)設(shè)計(jì)和成熟的制程技術(shù),具備內(nèi)置的硬擦除器、錯(cuò)誤檢測和校正機(jī)制,為用戶提供了可靠的開發(fā)環(huán)境。用戶可利用最新的Radiant工具,直接實(shí)現(xiàn)MRAM的編程接口,支持多種存儲容量和數(shù)據(jù)速率。利用這些FPGA器件,用戶可以受益于低功耗F
    發(fā)表于 03-08 00:10 ?688次閱讀

    智多晶Tiny_SoC簡介和特點(diǎn)

    RISC-V 是一種基于精簡指令集(RISC)原則的開源指令集架構(gòu)(ISA),其開放性和靈活性使其在嵌入式系統(tǒng)和計(jì)算應(yīng)用中得到了廣泛應(yīng)用。在 FPGA 上實(shí)現(xiàn) RISC-V 處理器,可以充分利用 FPGA 的可編程性和高性能特點(diǎn)
    的頭像 發(fā)表于 02-21 15:51 ?1016次閱讀
    智多晶Tiny_SoC<b class='flag-5'>簡介</b>和特點(diǎn)

    FPGA+GPU+CPU國產(chǎn)化人工智能平臺

    算法架構(gòu)可快速移植,接口靈活搭配,具備部署靈活、功耗和算力性價(jià)比高、支持人工智能推理應(yīng)用部署等特點(diǎn)。FPGA+GPU+CPU多核異構(gòu)平臺架構(gòu)示意圖前面板實(shí)物圖前面板
    的頭像 發(fā)表于 01-07 16:42 ?1105次閱讀
    <b class='flag-5'>FPGA</b>+GPU+CPU國產(chǎn)化人工智能平臺

    Verilog vhdl fpga

    崗位職責(zé) 1.負(fù)責(zé)FPGA架構(gòu)設(shè)計(jì)、代碼編寫、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試; 3.負(fù)責(zé)項(xiàng)目中FPGA設(shè)計(jì)的相關(guān)文檔編寫及維護(hù);任職要求 1.碩士及以上學(xué)歷,電子、通信、計(jì)算機(jī)
    發(fā)表于 11-12 16:40

    FPGA基礎(chǔ)知識及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識,包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。
    的頭像 發(fā)表于 11-11 11:29 ?1826次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識及設(shè)計(jì)和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

    詳解FPGA的基本結(jié)構(gòu)

    ZYNQ PL 部分等價(jià)于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA架構(gòu)。簡化的 FPGA 基本結(jié)構(gòu)由 6 部分組成,分別為可編程輸入/輸出單元、基本可編程邏
    的頭像 發(fā)表于 10-25 16:50 ?3351次閱讀
    詳解<b class='flag-5'>FPGA</b>的基本結(jié)構(gòu)

    FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL

    崗位職責(zé) 1.負(fù)責(zé)FPGA架構(gòu)設(shè)計(jì)、代碼編寫、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試; 3.負(fù)責(zé)項(xiàng)目中FPGA設(shè)計(jì)的相關(guān)文檔編寫及維護(hù); 任職要求 1.碩士及以上學(xué)歷,電子、通信
    發(fā)表于 09-15 15:23

    用于控制和保護(hù)的HVDC架構(gòu)和解決方案簡介

    電子發(fā)燒友網(wǎng)站提供《用于控制和保護(hù)的HVDC架構(gòu)和解決方案簡介.pdf》資料免費(fèi)下載
    發(fā)表于 09-04 09:24 ?1次下載
    用于控制和保護(hù)的HVDC<b class='flag-5'>架構(gòu)</b>和解決方案<b class='flag-5'>簡介</b>

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構(gòu)及應(yīng)用,熟悉圖像算法的FPGA實(shí)現(xiàn)。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發(fā)工具。 3.有AI算法 fpga實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先。 4.本科及
    發(fā)表于 09-02 15:50

    ALINX FPGA+GPU異架構(gòu)視頻圖像處理開發(fā)平臺介紹

    Alinx 最新發(fā)布的新品 Z19-M 是一款創(chuàng)新的 FPGA+GPU 異構(gòu)架構(gòu)視頻圖像處理開發(fā)平臺,它結(jié)合了 AMD Zynq UltraScale+ MPSoC(FPGA)與 NVIDIA Jetson Orin NX(GP
    的頭像 發(fā)表于 08-29 14:43 ?2156次閱讀

    自動(dòng)駕駛?cè)笾髁餍酒?b class='flag-5'>架構(gòu)分析

    當(dāng)前主流的AI芯片主要分為三類,GPU、FPGA、ASIC。GPU、FPGA均是前期較為成熟的芯片架構(gòu),屬于通用型芯片。ASIC屬于為AI特定場景定制的芯片。行業(yè)內(nèi)已經(jīng)確認(rèn)CPU不適用于AI計(jì)算
    的頭像 發(fā)表于 08-19 17:11 ?2412次閱讀
    自動(dòng)駕駛?cè)笾髁餍酒?b class='flag-5'>架構(gòu)</b>分析

    P4 Suite for FPGA面市 P4 Suite for FPGA主要功能解析

    ? ? ? ? ? 基本簡介 P4 Suite for FPGA是一款 綜合性工具套件, 可在數(shù)字網(wǎng)絡(luò)的不同領(lǐng)域提供廣泛功能,該套件能夠以高達(dá)200 Gbps甚至更高的數(shù)據(jù)傳輸速率支持FPGA。這一
    的頭像 發(fā)表于 07-25 14:55 ?1385次閱讀