x86 架構(gòu)如今廣泛用于許多嵌入式應(yīng)用程序中。工程師和產(chǎn)品經(jīng)理認(rèn)識(shí)到，這些設(shè)備為其產(chǎn)品提供了市場(chǎng)領(lǐng)先的計(jì)算性能、具有向后兼容性的頻繁創(chuàng)新、低風(fēng)險(xiǎn)的供應(yīng)連續(xù)性、高效的功耗、支持的開(kāi)發(fā)工具和軟件以及一系列價(jià)格選擇。

利用這些優(yōu)勢(shì)增長(zhǎng)最快的領(lǐng)域是嵌入式網(wǎng)絡(luò)和通信設(shè)計(jì)。在這方面，x86 處理器非常適合 10/100 Mbps 和 1 Gbps 應(yīng)用。然而，隨著網(wǎng)絡(luò)擴(kuò)展到 10G、40G 和 100G，需要一種新的架構(gòu)來(lái)增強(qiáng) x86 的高性能應(yīng)用程序。

要求強(qiáng)調(diào) x86 能力

新設(shè)計(jì)有幾個(gè)強(qiáng)調(diào) x86 架構(gòu)功能的關(guān)鍵要求：

更高的性能：永遠(yuǎn)不變的一個(gè)要求是對(duì)更高性能的需求。隨著更多用戶和更多在線設(shè)備、更多需要帶寬的應(yīng)用（如視頻）以及用于移動(dòng)和云計(jì)算應(yīng)用的新網(wǎng)絡(luò)，對(duì)網(wǎng)絡(luò)帶寬的需求是無(wú)法滿足的?？床坏奖M頭，網(wǎng)絡(luò)已經(jīng)從 10/100/1000 以太網(wǎng)轉(zhuǎn)移到 Nx1G 和 10G，40G 和 100G 即將到來(lái)。性能要求不僅限于增加原始帶寬，還必須提供非常低的延遲來(lái)處理實(shí)時(shí)應(yīng)用程序。最后，正在引入復(fù)雜的流量管理，以在數(shù)千種類型的應(yīng)用程序之間提供流量排隊(duì)、調(diào)度、整形和監(jiān)管。

安全處理：網(wǎng)絡(luò)安全曾經(jīng)是罕見(jiàn)的，設(shè)計(jì)通過(guò)帶外或后備異常路徑上的專用安全處理器來(lái)解決這個(gè)問(wèn)題。在現(xiàn)代設(shè)計(jì)中，用于計(jì)算密集型批量加密功能的線速安全處理和加速有望在每個(gè)數(shù)據(jù)包上在線提供。

深度數(shù)據(jù)包檢測(cè)：深度數(shù)據(jù)包檢測(cè)和 L4-L7 數(shù)據(jù)包處理在歷史上也被視為異常，由單獨(dú)的外部處理器和正則表達(dá)式引擎處理?，F(xiàn)代設(shè)計(jì)中的許多用例需要能夠?qū)?shù)據(jù)包中包含的信息做出安全和網(wǎng)絡(luò)處理決策，遠(yuǎn)遠(yuǎn)超出原始 L2-L3 標(biāo)頭信息。

可編程性：可以在網(wǎng)絡(luò)上找到的應(yīng)用程序和威脅列表每天都在增加。網(wǎng)絡(luò)基礎(chǔ)設(shè)施和安全設(shè)備的產(chǎn)品設(shè)計(jì)必須是高度可編程的，以適應(yīng)新的要求，而沒(méi)有很大的成本或時(shí)間限制。

功率效率：為了滿足新的綠色計(jì)算要求，增加帶寬和每個(gè)數(shù)據(jù)包的計(jì)算量并不能驅(qū)動(dòng)功率的線性或指數(shù)增長(zhǎng)。新設(shè)計(jì)必須扭轉(zhuǎn)功耗的增長(zhǎng)率，推動(dòng)每瓦指令的新水平。

有狀態(tài)處理：幾乎所有關(guān)于深度數(shù)據(jù)包檢查、負(fù)載平衡和安全處理的要求都需要對(duì)整個(gè)通信會(huì)話有狀態(tài)、基于流的視圖。簡(jiǎn)單的數(shù)據(jù)包處理不再足夠好，當(dāng)前的 OpenFlow 規(guī)范定義了 10 元組匹配標(biāo)準(zhǔn)。

這些新要求的結(jié)合產(chǎn)生了對(duì)更大帶寬的需求，并且每個(gè)數(shù)據(jù)包的處理量顯著增加。這些項(xiàng)目中的任何一項(xiàng)都可能成為通用處理器的挑戰(zhàn)，而這些新要求的結(jié)合給 x86 在嵌入式通信設(shè)計(jì)中帶來(lái)了巨大壓力，這些設(shè)計(jì)超出了幾千兆位的性能。

x86 硬緩存墻

x86 處理器非常適合許多網(wǎng)絡(luò)和安全應(yīng)用程序的通用計(jì)算要求。不幸的是，它也成為高性能設(shè)計(jì)的瓶頸。x86 以及其他基于緩存的架構(gòu)（如 MIPS）無(wú)法同時(shí)處理高數(shù)據(jù)包速率 I/O、安全處理和深度數(shù)據(jù)包檢測(cè)等操作。

在 10G、40G 和 100G 中，這種動(dòng)作組合為每個(gè)數(shù)據(jù)包定義了非常高的接觸率和指令，這些數(shù)據(jù)包定義了流的越來(lái)越多的有狀態(tài)系列數(shù)據(jù)包。在這些場(chǎng)景中，內(nèi)存事務(wù)率和網(wǎng)絡(luò)吞吐量之間的差距很明顯。隱藏內(nèi)存延遲的標(biāo)準(zhǔn)方法（例如多層緩存）變得無(wú)效。

如果保守地假設(shè)只需要 500 字節(jié) （0.5 KB） 的內(nèi)存來(lái)維護(hù)流的狀態(tài)信息，這意味著需要 0.5 GB 來(lái)保持緩存的有用性。這比當(dāng)前頂級(jí) x86 CPU 中提供的 12 MB 緩存高出幾個(gè)數(shù)量級(jí)。

最近公布的測(cè)試結(jié)果如圖 1 所示，清楚地說(shuō)明了當(dāng)今領(lǐng)先的基于 x86 的 CPU 的局限性。

結(jié)果表明，隨著有狀態(tài)流數(shù)量的增加，通用 CPU 的性能會(huì)大幅下降。

一種新的架構(gòu)

流處理技術(shù)的最新進(jìn)展使設(shè)計(jì)人員能夠利用 x86 提供的眾多優(yōu)勢(shì)，并將其擴(kuò)展到 10G、40G 和 100G 設(shè)計(jì)中。圖 2 所示的新架構(gòu)提供了多個(gè)特定于工作負(fù)載的處理器，可最大限度地提高每個(gè)關(guān)鍵設(shè)計(jì)任務(wù)的性能。它具有專門的網(wǎng)絡(luò)優(yōu)化協(xié)處理器，通過(guò)消除不適合的低效和繁重的工作負(fù)載來(lái)增強(qiáng) x86。該設(shè)計(jì)保留了 x86 對(duì)所有應(yīng)用程序和控制平面處理的優(yōu)勢(shì)和熟悉度。同時(shí)，它提供了一系列功能強(qiáng)大的專用多核 RISC 處理器，這些處理器針對(duì)網(wǎng)絡(luò)和安全工作負(fù)載進(jìn)行了優(yōu)化。

圖 2：典型的異構(gòu)多核設(shè)計(jì)將 x86 處理器集中在應(yīng)用程序和控制平面處理上，將繁重的網(wǎng)絡(luò)和安全工作負(fù)載留給專用協(xié)處理器。

這些流處理器處理較低層的數(shù)據(jù)包處理并加速較高層的流和應(yīng)用程序級(jí)處理。這種加速架構(gòu)利用網(wǎng)絡(luò)優(yōu)化核心進(jìn)行交換和路由、數(shù)據(jù)包分類、過(guò)濾、狀態(tài)流分析、深度數(shù)據(jù)包檢測(cè)和基于動(dòng)態(tài)流的負(fù)載平衡。還可以執(zhí)行其他網(wǎng)絡(luò)處理功能，例如 TCP 終止和 SSL 卸載，進(jìn)一步卸載通用 CPU。流量可以清晰地結(jié)構(gòu)化，以便從流處理器傳輸?shù)酵ㄓ煤诵囊赃M(jìn)行應(yīng)用程序處理，從而提高主機(jī)性能。最后，數(shù)據(jù)平面流處理器與應(yīng)用程序和控制平面處理器之間的所有通信都可以通過(guò)虛擬化、

異構(gòu)多核設(shè)計(jì)的應(yīng)用

許多網(wǎng)絡(luò)和安全產(chǎn)品都非常適合這種異構(gòu)多核設(shè)計(jì)，它提供一流的 x86 處理和新的狀態(tài)流處理。流和活動(dòng)狀態(tài)的概念可以在防火墻、會(huì)話邊界控制器、入侵防御系統(tǒng)、負(fù)載平衡器以及許多其他網(wǎng)絡(luò)和安全設(shè)備中找到。

審核編輯：郭婷