開源ISP-xkISP

介紹

xkISP 是基于 Xilinx HLS 的開源圖像信號(hào)處理器 (ISP)。xkISP由復(fù)旦大學(xué)VIP實(shí)驗(yàn)室和阿里巴巴DAMO CTL實(shí)驗(yàn)室聯(lián)合開發(fā)。到目前為止，xkISP 支持處理任意分辨率的 12 位原始圖像數(shù)據(jù)。整個(gè)流水線包括17個(gè)功能模塊，如下所示：

ISP算法及架構(gòu)分析介紹

文件結(jié)構(gòu)

xkISP
├─fpga
│host.cpp
│top.cpp
│top.h
│xcl2.cpp
│xcl2.h
│
├─src
│isp_top.h
│file_define.h
│"*module*".cpp
│"*module*".h
│...
│
├─tb
│tb_"*module*".cpp
│...
│
├─tcl
│Makefile
│"*module*".tcl
│"*module*"_directives.tcl
│...
│
├─tv
│Makefile
│hls_param.txt
│input.raw
│isp
│readme_for_tv
├─LICENSE
├─setup_env.sh
└─README.md

fpga包含用于集成驗(yàn)證的代碼文件。

src包含源代碼文件，它們是 xkISP 項(xiàng)目的單個(gè)模塊和用于單個(gè)模塊測(cè)試的頭文件（ file_define.h ）。

《優(yōu)秀的 Verilog/FPGA開源項(xiàng)目介紹（二十六）- ISP (圖像信號(hào)處理)》

tb包含用于在模塊級(jí)別驗(yàn)證與 Cmodel( tv/isp )的功能一致性的代碼文件。

tcl包含用于執(zhí)行tb ( " module".tcl ) 中的代碼文件并為src ( "module"_directives.tcl )中的代碼文件添加 pragma 命令的腳本。tcl中的 Makefile用于模塊級(jí)驗(yàn)證。

tv包含用于生成測(cè)試向量的文件。可以閱讀readme_for_tv了解更多詳情。setup_env.sh用于指定開發(fā)工具。（Vitis HLS 或 Vivado）

原文標(biāo)題：開源ISP-xkISP

文章出處：【微信公眾號(hào)：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。