一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CEVA NeuPro-M異構(gòu)和安全處理器架構(gòu)

星星科技指導(dǎo)員 ? 來源:嵌入式計算設(shè)計 ? 作者:Tiera Oliver ? 2022-07-11 09:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

CEVA, Inc.推出的適用于人工智能機器學習AI/ML) 推理工作負載的最新一代處理器架構(gòu) NeuPro-M。

NeuPro-M針對 Edge AI 和 Edge Compute 的廣闊市場, 是一個自包含的異構(gòu)架構(gòu),由多個專用協(xié)處理器和可配置的硬件加速器組成,可無縫同時處理深度神經(jīng)網(wǎng)絡(luò)的各種工作負載,將性能提升 5 -15X 與其前身相比。

作為業(yè)界首創(chuàng),NeuPro-M 支持片上系統(tǒng) (SoC) 和異構(gòu) SoC (HSoC) 可擴展性,可實現(xiàn)高達 1,200 TOPS,并提供可選的穩(wěn)健安全啟動和端到端數(shù)據(jù)隱私。

NeuPro–M 兼容處理器最初包括以下預(yù)配置內(nèi)核:

NPM11 – 單個 NeuPro-M 引擎,在 1.25GHz 時高達 20 TOPS

NPM18 – 8 個 NeuPro-M 引擎,在 1.25GHz 時高達 160 TOPS

據(jù)該公司稱,在處理 ResNet50 卷積神經(jīng)網(wǎng)絡(luò)時,單個 NPM11 內(nèi)核實現(xiàn)了 5 倍的性能提升和 6 倍的內(nèi)存帶寬減少,從而實現(xiàn)了高達每瓦 24 TOPS 的合適功率效率。

NeuPro-M 能夠處理所有已知的神經(jīng)網(wǎng)絡(luò)架構(gòu),以及對下一代網(wǎng)絡(luò)(如轉(zhuǎn)換器、3D 卷積、自注意力和所有類型的遞歸神經(jīng)網(wǎng)絡(luò))的集成原生支持。NeuPro-M 經(jīng)過優(yōu)化,可處理 250 多個神經(jīng)網(wǎng)絡(luò)、450 多個 AI 內(nèi)核和 50 多個算法。嵌入式矢量處理單元 (VPU) 確保基于未來的軟件支持新的神經(jīng)網(wǎng)絡(luò)拓撲和 AI 工作負載的新進展。此外,CDNN 離線壓縮工具可以將 NeuPro-M 的 FPS/Watt 提高 5-10 倍,用于常見基準測試,而對準確性的影響最小。

NeuPro-M 異構(gòu)架構(gòu)由特定功能的協(xié)處理器和負載平衡機制組成,與前代產(chǎn)品相比,它們是性能和效率飛躍的主要貢獻者。通過將控制功能分配給本地控制器并以分層方式實現(xiàn)本地內(nèi)存資源,NeuPro-M 實現(xiàn)了數(shù)據(jù)流的靈活性,可實現(xiàn) 90% 以上的利用率,并在任何給定時間防止不同協(xié)處理器和加速器的數(shù)據(jù)不足。 CDNN 框架通過實踐針對特定網(wǎng)絡(luò)、所需帶寬、可用內(nèi)存和目標性能所采用的各種數(shù)據(jù)流方案來獲得最佳負載平衡。

NeuPro-M 架構(gòu)亮點包括:

由 4K MAC(乘加)組成的主網(wǎng)格陣列,混合精度為 2-16 位。

用于權(quán)重和激活的 Winograd 變換引擎,將卷積時間減少 2 倍,并允許 8 位卷積處理,精度下降 《0.5%。

稀疏引擎可避免每層使用零值權(quán)重或激活的操作,從而獲得高達 4 倍的性能提升,同時降低內(nèi)存帶寬和功耗。

完全可編程的向量處理單元,用于處理具有所有數(shù)據(jù)類型的新的不受支持的神經(jīng)網(wǎng)絡(luò)架構(gòu),從 32 位浮點到 2 位二進制神經(jīng)網(wǎng)絡(luò) (BNN)。

可配置的權(quán)重和數(shù)據(jù)壓縮到 2 位,同時存儲到內(nèi)存中,并在讀取時實時解壓縮,以減少內(nèi)存帶寬。

動態(tài)配置的兩級存儲器架構(gòu)可最大限度地減少因與外部 SDRAM 之間的數(shù)據(jù)傳輸而導(dǎo)致的功耗。

為了說明這些功能在 NeuPro-M 架構(gòu)中的優(yōu)勢,同時使用 Winograd 變換、稀疏引擎和低分辨率 4x4 位激活的正交機制,可將 Resnet50 等網(wǎng)絡(luò)的循環(huán)計數(shù)減少 3 倍以上和 Yolo V3。

由于神經(jīng)網(wǎng)絡(luò)權(quán)重和偏差、數(shù)據(jù)集和網(wǎng)絡(luò)拓撲成為所有者的關(guān)鍵知識產(chǎn)權(quán),因此需要保護它們免遭未經(jīng)授權(quán)的使用。NeuPro-M 架構(gòu)以可選的信任根、身份驗證和加密加速器的形式支持安全訪問。

對于汽車市場,NeuPro-M 內(nèi)核及其 CEVA 深度神經(jīng)網(wǎng)絡(luò) (CDNN) 深度學習編譯器和軟件工具包符合汽車 ISO26262 ASIL-B 功能安全標準,并符合嚴格的質(zhì)量保證標準 IATF16949 和 A-Spice。

結(jié)合 CEVA 的神經(jīng)網(wǎng)絡(luò)編譯器 CDNN 及其強大的軟件開發(fā)環(huán)境,NeuPro-M 為客戶提供了一個完全可編程的硬件/軟件 AI 開發(fā)環(huán)境,以最大限度地提高他們的 AI 性能。CDNN 包含的軟件可以充分利用客戶的 NeuPro-M 定制硬件來優(yōu)化功率、性能和帶寬。CDNN 軟件還包括一個內(nèi)存管理器,用于減少內(nèi)存和優(yōu)化負載平衡算法,并廣泛支持各種網(wǎng)絡(luò)格式,包括 ONNX、Caffe、TensorFlow、TensorFlow Lite、Pytorch 等。CDNN 與常見的開源框架兼容,包括 Glow、tvm、Halide 和 TensorFlow,并在使用精度守恒方法的同時包括“層融合”和“訓(xùn)練后量化”等模型優(yōu)化功能。

NeuPro-M 可用于今天的主要客戶許可和今年第二季度的一般許可。NeuPro-M 客戶還可以從 CEVA 的異構(gòu) SoC 設(shè)計服務(wù)中受益,以幫助集成和支持系統(tǒng)設(shè)計和小芯片開發(fā)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7653

    瀏覽量

    167467
  • AI
    AI
    +關(guān)注

    關(guān)注

    88

    文章

    35194

    瀏覽量

    280238
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1662

    瀏覽量

    50245
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    PTR54H20核心架構(gòu)與特性

    PTR54H20是一款基于Nordic nRF54H20芯片的超低功耗藍牙6.0模塊,采用22nm制程工藝,集成五核異構(gòu)計算架構(gòu):雙Arm Cortex-M33處理器(主頻320MHz
    發(fā)表于 06-25 09:57

    異構(gòu)計算解決方案(兼容不同硬件架構(gòu)

    異構(gòu)計算解決方案通過整合不同類型處理器(如CPU、GPU、NPU、FPGA等),實現(xiàn)硬件資源的高效協(xié)同與兼容,滿足多樣化計算需求。其核心技術(shù)與實踐方案如下: 一、硬件架構(gòu)設(shè)計 異構(gòu)
    的頭像 發(fā)表于 06-23 07:40 ?188次閱讀

    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大核三小核異構(gòu)處理器架構(gòu)

    W527產(chǎn)品亮點: 1、業(yè)界領(lǐng)先的一大核三小核異構(gòu)處理器架構(gòu),性能體驗凌駕同類產(chǎn)品; 2、12nm工藝制程,超微高集成3D SiP技術(shù),PCB布局更加靈活; 3、強勁續(xù)航,智能應(yīng)用覆蓋多樣化場景
    的頭像 發(fā)表于 06-03 16:44 ?2896次閱讀
    紫光展銳4G旗艦性能之王智能穿戴平臺W527登場 一大核三小核<b class='flag-5'>異構(gòu)</b><b class='flag-5'>處理器</b><b class='flag-5'>架構(gòu)</b>

    端側(cè) AI 音頻處理器:集成音頻處理與 AI 計算能力的創(chuàng)新芯片

    對人工智能應(yīng)用日益增長的需求。 ? 集成音頻處理與 AI 計算能力 端側(cè) AI 音頻處理器的組成結(jié)構(gòu)通常較為復(fù)雜,常采用多核異構(gòu)架構(gòu),將不同類型的處理器核心組合在一起,從而高效
    的頭像 發(fā)表于 02-16 00:13 ?2218次閱讀

    Ceva與賽微科技、AIZIP及Edge Impulse深化合作

    Ceva公司近期與賽微科技和AIZIP攜手,共同為Ceva-NeuPro-Nano嵌入式人工智能NPU(神經(jīng)網(wǎng)絡(luò)處理器)提供了一系列預(yù)優(yōu)化的人工智能模型。這些模型涵蓋了關(guān)鍵詞探知、人臉識別和說話者
    的頭像 發(fā)表于 01-16 16:14 ?520次閱讀

    CEVA Ceva-NeuPro-Nano NPU在AIoT和MCU市場大獲成功

    CEVA公司近日宣布,其屢獲殊榮的Ceva-NeuPro-Nano嵌入式AI NPU在人工智能物聯(lián)網(wǎng)(AIoT)和MCU市場上取得了顯著進展,成功贏得了多家客戶的青睞。這款NPU配備了增強的開發(fā)
    的頭像 發(fā)表于 01-15 17:23 ?795次閱讀

    Ceva-NeuPro-Nano NPU榮獲EE Awards Asia年度最佳IP/處理器產(chǎn)品獎

    近日,全球領(lǐng)先的半導(dǎo)體產(chǎn)品和軟件IP授權(quán)許可廠商Ceva公司宣布,其Ceva-NeuPro-Nano NPU在近期于中國臺北舉辦的亞洲金選獎(EE Awards Asia)中榮獲年度最佳IP/處理器
    的頭像 發(fā)表于 12-25 15:36 ?612次閱讀

    基于IMX8MM處理器Cortex-A核和Cortex-M核的RPMsg通信方案

    RPMsg全稱為 remote processor messages,是一種基于virtio的消息傳遞總線,專為異構(gòu)處理器系統(tǒng)之間的通信設(shè)計。
    的頭像 發(fā)表于 12-06 10:07 ?2841次閱讀
    基于IMX8MM<b class='flag-5'>處理器</b>Cortex-A核和Cortex-<b class='flag-5'>M</b>核的RPMsg通信方案

    走進北大 | 算能RISC-V通用處理器設(shè)計成功開課

    芯片設(shè)計》是涉及到多個異構(gòu)硬件子系統(tǒng)的體系架構(gòu)設(shè)計和集成的系統(tǒng)性工程,該課程圍繞現(xiàn)代SoC芯片的體系架構(gòu)和微架構(gòu)實現(xiàn)技術(shù),特別是高性能通用處理器
    的頭像 發(fā)表于 12-06 01:06 ?1065次閱讀
    走進北大 | 算能RISC-V通用<b class='flag-5'>處理器</b>設(shè)計成功開課

    迅為3A6000_7A2000核心主板龍芯全國產(chǎn)處理器LoongArch架構(gòu)

    ,也證明了國內(nèi)有能力在自研 CPU 架構(gòu)上做出一流的產(chǎn)品。 龍芯 3A6000 處理器采用龍芯自主指令系統(tǒng)龍架構(gòu)(LoongArch),是龍芯第四代微架構(gòu)的首款產(chǎn)品,主頻達到 2.5G
    發(fā)表于 10-12 11:25

    對稱多處理器和非對稱多處理器的區(qū)別

    隨著計算需求的日益增長,單處理器系統(tǒng)已經(jīng)無法滿足高性能計算的需求。多處理器系統(tǒng)應(yīng)運而生,它們通過將多個處理器集成到一個系統(tǒng)中來提高計算能力。在多處理器系統(tǒng)中,有兩種主要的
    的頭像 發(fā)表于 10-10 15:58 ?2204次閱讀

    簡述微處理器的指令集架構(gòu)

    處理器的指令集架構(gòu)(Instruction Set Architecture,ISA)是計算機體系結(jié)構(gòu)中的核心組成部分,它定義了計算機能夠執(zhí)行的指令集合、數(shù)據(jù)類型、寄存、內(nèi)存訪問方式等,是連接
    的頭像 發(fā)表于 10-05 14:59 ?1184次閱讀

    ARM處理器和CISC處理器的區(qū)別

    ARM處理器和CISC(復(fù)雜指令集計算機)處理器在多個方面存在顯著的區(qū)別。這些區(qū)別主要體現(xiàn)在架構(gòu)原理、性能與功耗、設(shè)計目標、應(yīng)用領(lǐng)域以及市場生態(tài)等方面。
    的頭像 發(fā)表于 09-10 11:10 ?980次閱讀

    淺談國產(chǎn)異構(gòu)雙核RISC-V+FPGA處理器AG32VF407的優(yōu)勢和應(yīng)用場景

    傳統(tǒng)的ASIC(專用集成電路)設(shè)計,F(xiàn)PGA的靈活性使得其開發(fā)成本更低,且能夠快速響應(yīng)市場變化。RISC-V的開源特性也進一步降低了開發(fā)成本。 安全性與可靠性 : 異構(gòu)處理器可以通過硬件隔離等
    發(fā)表于 08-31 08:32

    處理器的指令集架構(gòu)介紹

    處理器的指令集架構(gòu)(Instruction Set Architecture,ISA)是計算機體系結(jié)構(gòu)中至關(guān)重要的部分,它定義了微處理器能夠執(zhí)行的操作和指令的集合,以及這些指令如何被組織、存儲
    的頭像 發(fā)表于 08-22 10:53 ?2456次閱讀