我們的目的不是討論控制理論，而是提供第一手詳細(xì)信息，介紹開發(fā)團(tuán)隊(duì)所采取的控制硬件和軟件開發(fā)的有益方法，幫助加快固件開發(fā)和驗(yàn)證過程。這些信息既適用于ARM控制器上的狀態(tài)機(jī)，也適用于FPGA上的主控制算法，我們稍后會(huì)詳細(xì)介紹。

同時(shí)，此處描述的特定開發(fā)過程可確保最大限度地減少錯(cuò)誤，并能及早發(fā)現(xiàn)錯(cuò)誤，甚至可在提供或設(shè)計(jì)原型硬件之前。在以下章節(jié)中，我們將介紹實(shí)現(xiàn)這種方法的步驟和工具(MathWorks和Xilinx)、功率因數(shù)校正(PFC)的狀態(tài)機(jī)和算法模塊，以及DAB轉(zhuǎn)換器的主算法模塊。

控制策略的開發(fā)過程

PFC控制軟件的總體架構(gòu)如圖2所示。該設(shè)計(jì)的核心是Xilinx的Zynq 7000 SoC，它包含ARM內(nèi)核和FPGA內(nèi)核。Zynq 7000安裝在通用控制器板(UCB)上，該板還包含外設(shè)、ADC、多個(gè)存儲(chǔ)器板以及SoC和其他元件所需的電源樹。[5]

首先，ARM內(nèi)核運(yùn)行狀態(tài)機(jī)(固件中的高級(jí)例程)以及其他輔助任務(wù)，包括通信協(xié)議、保護(hù)功能等。其次，F(xiàn)PGA充當(dāng)主控制算法的提供者，運(yùn)行驅(qū)動(dòng)轉(zhuǎn)換器的控制環(huán)路，根據(jù)需要處理電源，實(shí)現(xiàn)AC-DC轉(zhuǎn)換、PFC并將電壓升壓至所需的直流鏈路電平。因此，F(xiàn)PGA上的“主算法”是狀態(tài)機(jī)一個(gè)特定狀態(tài)，可稱之為穩(wěn)態(tài)。DAB轉(zhuǎn)換器在ARM內(nèi)核和FPGA之間采用相同的任務(wù)分配方式。

圖2.25 kW PFC轉(zhuǎn)換器控制架構(gòu)概覽。任務(wù)在UCB上的XilinxZynq 7000的FPGA和ARM MCU之間的分配示意圖。DAB轉(zhuǎn)換器的控制架構(gòu)概覽與此相同。

利用基于模型的測試來揭示控制系統(tǒng)中的錯(cuò)誤

圖3說明了在整個(gè)項(xiàng)目開發(fā)鏈中出現(xiàn)錯(cuò)誤和檢測到錯(cuò)誤的典型分布情況。可以看到，大多數(shù)錯(cuò)誤是在初期的制定規(guī)格和設(shè)計(jì)階段引入的;但是，它們大多直到測試后期才被發(fā)現(xiàn)。

圖3.引入的錯(cuò)誤與檢測到的錯(cuò)誤。(資料來源：CliveMaxfield和KuhooGoyal的著作，《EDA：電子學(xué)的起點(diǎn)》。)

為了解決圖3中呈現(xiàn)的現(xiàn)象，我們采用了一個(gè)開發(fā)過程，其目的是在開發(fā)的早期階段檢測到大部分這些錯(cuò)誤。如果實(shí)施得當(dāng)，從項(xiàng)目資源和時(shí)間表的角度來看，這種方法會(huì)帶來一些優(yōu)勢，包括：

● 最大限度地降低額外所需硬件迭代的風(fēng)險(xiǎn)。

● 在硬件準(zhǔn)備就緒之前，可在很大程度上優(yōu)化控制系統(tǒng)和轉(zhuǎn)換器性能。

● 加速硬件評估階段，最大限度地減少必需對硬件進(jìn)行的調(diào)整。在原型板生產(chǎn)期間，已經(jīng)執(zhí)行了大量工作。

為此，安森美(onsemi)固件和控制工程師采取基于模型的測試方法，該方法充分利用了MATLAB工具和生態(tài)系統(tǒng)[6]。該方法的成功實(shí)施取決于四大關(guān)鍵支柱，開發(fā)人員需要解決以下問題：

● 代表性模型，需確保在可行仿真時(shí)間內(nèi)，(找元器件現(xiàn)貨上唯樣商城)仿真系統(tǒng)響應(yīng)與實(shí)際系統(tǒng)響應(yīng)高度匹配。對于PFC電源仿真，在模型精度和仿真時(shí)間之間采取了如第三部分所述的類似折衷。

● 在我們的仿真過程和仿真模型中編譯和驗(yàn)證我們的固件C代碼(狀態(tài)機(jī))。因此，驗(yàn)證發(fā)生在仿真階段，而不是硬件評估階段。

● FPGAIP內(nèi)核可從經(jīng)過驗(yàn)證的模型中自動(dòng)合成生成。這消除了手動(dòng)編碼錯(cuò)誤，并支持高級(jí)優(yōu)化以最小化FPGA內(nèi)核面積，同時(shí)滿足時(shí)序約束。

為了加速這些特性的實(shí)現(xiàn)，我們充分利用了以下工具的優(yōu)點(diǎn)(如表1所示)。

表1：安森美工程團(tuán)隊(duì)使用的開發(fā)和仿真工具，用于開發(fā)、仿真、部署和測試25 kW快速直流電動(dòng)汽車充電樁設(shè)計(jì)的固件。

一步一個(gè)腳印。如何開發(fā)仿真模型?

圖4描繪了固件開發(fā)和執(zhí)行過程的簡化流程圖，按表2中總結(jié)的三個(gè)主要階段進(jìn)行劃分。在本文中，只深入討論仿真模型開發(fā)，這是最重要的一個(gè)階段。

圖4.25 kW快速直流充電樁固件開發(fā)流程圖。

表2：固件開發(fā)過程的各個(gè)階段。

仿真模型開發(fā)階段包括開發(fā)用于驗(yàn)證系統(tǒng)控制算法的仿真模型(或仿真模塊)。本項(xiàng)目中包含的最重要的模塊是：

● 將在ARM內(nèi)核上運(yùn)行的C代碼(狀態(tài)機(jī))，通過S函數(shù)塊導(dǎo)入以用于仿真

● 轉(zhuǎn)換器的控制算法(控制環(huán)路)

● 電源轉(zhuǎn)換器，用于對硬件進(jìn)行建模

● 硬件接口，用于對硬件中的ADC電路進(jìn)行建模

● 設(shè)備模塊、用于PFC的交流設(shè)備和用于DAB的直流設(shè)備。

在此開發(fā)階段，我們使用“輕”模型(不含改進(jìn)細(xì)節(jié)的代表性模型)，這使我們能夠在各種條件(電網(wǎng)阻抗、電流命令——取決于輸出功率水平的變化——以及其他條件)下運(yùn)行多種情況/場景，驗(yàn)證控制器對許多不同場景的響應(yīng)。因此，在此階段應(yīng)避免使用開關(guān)模型，因?yàn)檫@些模型包含非常多的細(xì)節(jié)，運(yùn)行模型需要花費(fèi)大量時(shí)間——我們在本系列文章第三部分的電源仿真中對此已經(jīng)有所了解。

我們使用平均開關(guān)等效模型[7]作為替代方案，該模型允許使用FPGAIP內(nèi)核構(gòu)建仿真模塊。同時(shí)，我們保留了硬件的所有重要/有影響的特性，以確保仿真的完整性，例如轉(zhuǎn)換器壓降效應(yīng)、噪聲測量、PWM傳輸和模數(shù)延遲等。

使用MATLAB生成IP的步驟

本章節(jié)進(jìn)入到詳情部分，將介紹實(shí)現(xiàn)特定仿真模型的關(guān)鍵步驟以及如何充分利用MATLAB環(huán)境所提供的功能。圖5顯示了具有表1中介紹的元件的通用電能轉(zhuǎn)換系統(tǒng)的簡化表示。

圖5.通用電能轉(zhuǎn)換系統(tǒng)的簡化表示(并非特指25 kW直流充電樁)。

“電源轉(zhuǎn)換器”是模型的核心元件(我們的硬件代表)，“控制器”是相關(guān)的主算法模塊，也是我們正在開發(fā)和評估的算法模塊。最終，通過使用MATLAB仿真生態(tài)系統(tǒng)提供的自動(dòng)化工具，該算法模塊將轉(zhuǎn)換成FPGAIP內(nèi)核本身。

我們的團(tuán)隊(duì)在模型開發(fā)階段使用了一系列的六個(gè)步驟，貫穿至最終的IP生成。這些步驟的概覽參見圖6中的簡化流程圖，其簡要說明如下文所示。

●-步驟1：我們采用雙精度浮點(diǎn)開發(fā)模型，而電源轉(zhuǎn)換器則使用平均模型。如上一章節(jié)所述，在此階段，開發(fā)的模型起著重要作用，既要盡可能輕以允許合理的仿真運(yùn)行時(shí)間，又要足夠準(zhǔn)確以反映系統(tǒng)的實(shí)際行為。

●-步驟2：我們使用MATLAB提供的自動(dòng)化工具來生成系統(tǒng)的定點(diǎn)等效模型。此任務(wù)采用的工具是MATLABFixedPointDesigner。

●-步驟3：將雙精度變換為定點(diǎn)精度后，運(yùn)行一次驗(yàn)證仿真，以確保定點(diǎn)轉(zhuǎn)換不會(huì)影響系統(tǒng)的工作行為。

●-步驟4：驗(yàn)證后，加入要在UCB控制器的ARM內(nèi)核中運(yùn)行的狀態(tài)機(jī)。允許在Simulink模型中模擬手寫C代碼的工具是S函數(shù)。此時(shí)，我們應(yīng)該能夠在合理的仿真運(yùn)行時(shí)間內(nèi)針對多種情況和各種條件測試控制器。在這個(gè)過程中，可能會(huì)發(fā)生各種重要的子任務(wù)。例如，比例積分控制器增益的驗(yàn)證、控制器負(fù)載階躍響應(yīng)的評估、狀態(tài)機(jī)的過電流反應(yīng)以及錯(cuò)誤處理等。

●-步驟5：在生成FPGAIP內(nèi)核之前，我們強(qiáng)烈建議針對選定的情況/場景運(yùn)行一些仿真，將轉(zhuǎn)換器的平均模型替換為開關(guān)模型。這個(gè)過程相當(dāng)耗時(shí)，應(yīng)對極少數(shù)的仿真情況進(jìn)行重復(fù)。然而，重要的是要確?？刂破髅馐苻D(zhuǎn)換器開關(guān)行為所引入的非線性的影響。

●-步驟6：對所開發(fā)的算法有足夠的信心后，我們現(xiàn)在可以使用自動(dòng)化工具生成FPGAIP內(nèi)核。這個(gè)過程顯著減少了編程錯(cuò)誤，實(shí)現(xiàn)了面積優(yōu)化的可合成式RTL，并且滿足時(shí)序約束。

圖6.仿真模型開發(fā)階段的六步驟流程圖。為了便于表示，該流程圖中省略了圖5中的“外設(shè)”模塊。它所在的位置以及與其他模塊的連接與圖5中的相同。

審核編輯：湯梓紅