（電子發(fā)燒友網(wǎng)報道 文/章鷹）2022年，中國算力建設達到了一個高潮。2月17日，國家發(fā)改委、中央網(wǎng)信辦、工信部、國家能源局聯(lián)合印發(fā)文件，統(tǒng)一在京津冀、長三角、粵港澳大灣區(qū)、成渝、內(nèi)蒙古、貴州、甘肅、寧夏等8地全面啟動國家算力樞紐節(jié)點建設項目，并規(guī)劃了10個國家數(shù)據(jù)中心集群。至此，全國一體化大數(shù)據(jù)中心體系完成總體布局設計，“東數(shù)西算”工程正式全面啟動。“東數(shù)西算”戰(zhàn)略的本質(zhì)是要解決算力和存力資源不均衡的問題，數(shù)據(jù)中心高效的核心就是算力和數(shù)據(jù)的協(xié)同調(diào)度。

2022年7月30日，英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士出席了由中國計算機學會主辦的第一屆“中國計算機學會芯片大會”，并發(fā)表了題為“堅持半導體底層技術創(chuàng)新，激發(fā)算力千倍級提升”的主題演講。

“中國的數(shù)字化轉型進程走得很快，有些領域位于世界前列。根據(jù)IDC的報告，數(shù)字經(jīng)濟增長十分依賴底層基礎設施支持，包括計算能力、計算效率，如何把目前行業(yè)的傳統(tǒng)做法通過數(shù)字化技術來更新，以及智能化技術的應用，都會對數(shù)字經(jīng)濟的增長帶來量和質(zhì)的變化。” 宋繼強表示，“未來數(shù)據(jù)形態(tài)多種多樣，從實時性和智能處理上都必須跟上應用領域的低延時、高速率需求，傳統(tǒng)的單一計算架構肯定會碰到性能和功耗的瓶頸?！?/p>

如何突破算力的瓶頸？如何讓不同架構的處理器在硬件架構布局上發(fā)揮最大協(xié)同作用？從終端側、到邊緣再到服務器，如何對不同級別的硬件進行加速？英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士帶來了前沿的觀察和解讀。

異構計算和異構集成兩大協(xié)同 突破算力瓶頸有路徑

在半導體的發(fā)展歷程中，摩爾定律起到了關鍵作用，一直以來摩爾定律都帶來了性能的顯著提升，但現(xiàn)在增速在減緩，平均每3年密度才增加1倍，每3.6年能效增長1倍。

中國半導體行業(yè)協(xié)會集成電路設計分會理事長、清華大學教授魏少軍曾指出，摩爾定律已經(jīng)走到5納米，很快3納米可能也會進入量產(chǎn)，2納米已經(jīng)開始研發(fā)。相信在未來的十年當中，今天以COMS（基于互補金屬氧化物半導體的技術）為基礎的摩爾定律大概率就會走到盡頭。靠目前的技術要想延續(xù)摩爾定律難度非常大。因此工業(yè)界一定會尋找一種新的技術發(fā)展方向。國際上，英特爾正在牽頭制訂Chiplet技術標準?，F(xiàn)在的智能芯片，特別人工智能芯片，將大量采用“三維混合鍵合”技術，把計算存儲單元鍵和在一起。

宋繼強博士指出，突破算力的第一步，就是通過不同的方式解決多樣化數(shù)據(jù)的計算有效性；第二、在算力提升的時候，需要考慮到綠色計算，如何以能量優(yōu)化的方式去解決未來的數(shù)據(jù)處理。提升算力和降低能耗之間的矛盾如何解決？就是通過異構計算+異構集成的方式。

異構計算就是用不同的架構處理不同類型的數(shù)據(jù)，真正做到“用好的工具解決好的問題”。異構集成又可以幫助我們用更好的集成組合方式，把不同工藝下優(yōu)化好的模塊更好地集成到未來的解決方案當中，從而更加高效地處理復雜計算。

宋繼強表示，建立完整的異構計算體系需要軟硬件結合，在硬件上，需要“全面發(fā)展”，有不同的架構積累，在軟件上，也需要有一套方便且好用的軟件，只需上層應用者指定功能需求，下層就可以隨著異構變化。具體到英特爾自身的異構計算布局，表現(xiàn)為“XPU+oneAPI”。

是

這個架構既有非常全面的硬件架構布局，覆蓋從終端到邊緣再到服務器，在CPU、GPU、IPU、FPGA、AI加速器等領域，都有具有代表性的成熟產(chǎn)品，又有oneAPI這一開放統(tǒng)一的跨架構編程模型，讓現(xiàn)有的和未來將出現(xiàn)的新硬件都能很好地發(fā)揮能力。oneAPI也在全球積極開展各項合作，去年還和中科院計算所聯(lián)合建立了中國首個oneAPI卓越中心。

實現(xiàn)異構集成 英特爾兩大技術支持

實現(xiàn)異構計算通常需要將不同制程節(jié)點的芯片封裝在同一個大封裝里，這時就需要應用異構集成，也就是先進封裝技術，來滿足尺寸、成本、帶寬等方面的要求。

宋繼強分析說，實現(xiàn)異構集成，英特爾目前有兩項關鍵技術EMIB和Foveros。EMIB（嵌入式多芯片互連橋接）2.5D封裝技術。在這個技術框架下，英特爾可以把在平面上集成起來的芯片做很好的連接，可以把它們之間的凸點間距有效降低到50微米以下，未來有可能繼續(xù)降低到45微米、30多微米這個層面。二、3D封裝的發(fā)展。Foveros是英特爾提供的一項業(yè)界領先的技術，可以幫助我們把不同計算的芯粒在垂直層面上進行封裝。通過更高級的封裝層面的微縮技術，我們已經(jīng)可以把封裝凸點的間距降到36微米，未來還可以繼續(xù)降到20微米和10微米以下。封裝層級的連線密度就已經(jīng)非常高了，并且速度也可以逐步接近在芯片里面連線的速率。

宋繼強博士進一步補充說，為了推進摩爾定律，英特爾率先使用了下一代基于高數(shù)值孔徑的極紫外光刻機（EUV），可以進一步降低制程工藝的復雜度和提升芯片良率。他強調(diào)說，在Intel 20A節(jié)點的時候，會開始產(chǎn)品化地使用RibbonFET這一新的晶體管結構。在晶體管供電方面，英特爾會在Intel 20A通過PowerVia技術實現(xiàn)底部給所有上層的功能邏輯部件供電，把供電層和邏輯層完全分開，可以更有效地使用金屬層，對繞線和能量消耗的減少而言都有很大的提高。

據(jù)悉，英特爾迄今為止最復雜的高性能計算SoC Ponte Vecchio就運用了英特爾在異構計算和異構集成上的新技術，集成了來自5個不同制程節(jié)點的47種不同晶片，而下一代旗艦級數(shù)據(jù)中心GPU代號Rialto Bridge將進一步大幅提高計算密度、性能和效率，同時通過oneAPI提供軟件一致性。

堅持摩爾定律，英特爾制程工藝路線圖推進一覽

宋繼強表示，英特爾的制程工藝革新主要包括以下三大技術：在工具上，英特爾將自Intel 4開始使用下一代基于高數(shù)值孔徑的極紫外光刻機（EUV）技術，降低整個制程工藝的復雜度，提高良率；在晶體管結構上，Intel 20A將使用全新的RibbonFET結構，進一步降低平面上晶體管所占面積，同時可以有更快的驅動速度，也增加驅動電流的強度；在供電層面，Intel 20A同樣將啟用全新的PowerVia技術，實現(xiàn)底部給所有上層功能邏輯部件供電，把供電層和邏輯層完全分開，從而可以更有效地使用金屬層，大幅減少繞線和能量消耗。

在路線圖方面，英特爾計劃在四年內(nèi)推進五個制程節(jié)點：Intel 7已經(jīng)開始批量出貨；Intel 4將于今年下半年投產(chǎn)，采用EUV技術，將晶體管的每瓦性能將提高約20%；Intel 3將于2023年下半年投產(chǎn)，在生產(chǎn)過程當中會更大量地使用EUV，在每瓦性能上實現(xiàn)約18%的提升；Intel 20A預計將于2024年上半年投產(chǎn)，通過RibbonFET和PowerVia這兩項技術在每瓦性能上實現(xiàn)約15%的提升；最后，Intel 18A預計將于2024年下半年投產(chǎn)，在每瓦性能上將實現(xiàn)約10%的提升。宋繼強表示，目前英特爾在Intel 18A和Intel 20A上都取得了不錯的進展。

當芯片制造的工藝節(jié)點從3納米再向下發(fā)展時，現(xiàn)在的FinFET技術股溝用，環(huán)繞式柵極晶體管（GAAFET）隆重登場。英特爾一直在推進CMOS晶體管3D堆疊層面的研究，它會直接貢獻到GAA的RibbonFET產(chǎn)品技術當中，通過堆疊CMOS晶體管能夠實現(xiàn)30%到50%的微縮。在晶體管層面上繼續(xù)做微縮，這一點非常重要。在做到Intel 20A、Intel 18A之后，如何選擇新的材料做它的接觸層、構造一些溝道，這也很重要，可以進一步提升晶體管的效能。

面向未來十年，三大前沿計算布局

宋繼強博士介紹說，英特爾確立了未來十年布局的前沿計算布局，包括組件研究、神經(jīng)擬態(tài)計算和集成光電。英特爾在這三大領域都有了一些關鍵進展。組件研究是英特爾整個生產(chǎn)、制造、研發(fā)部門的一項重要工作，在整個半導體研發(fā)學術圈也非常活躍。

在組件研究領域，英特爾圍繞微縮技術、新材料和量子器件三方面展開。首先，英特爾提供提供更多的核心微縮技術，涵蓋混合鍵合（hybrid bonding）技術、CMOS晶體管3D堆疊技術和對晶體管新材料的探索；其次，通過疊加新的晶體管材料和結構，給硅晶體管注入新的功能，包括增強模式的高K氮化鎵晶體管和硅FinFET晶體管的組合技術，以及反鐵電體材料的嵌入式內(nèi)存；還有，利用全新的量子效應做一些器件，包括應用在邏輯計算的磁電自旋電子器件，磁疇壁電子器件和300毫米量子比特制程工藝流程。

現(xiàn)在英特爾基于硅的生產(chǎn)工藝非常兼容的技術構造量子比特，這種量子比特都是通過量子阱技術構造里面硅的電子自旋，通過控制自旋的方向，成為量子比特，能夠組合起來做大規(guī)模的量子計算。

宋繼強指出，未來神經(jīng)擬態(tài)計算是非常重要的一個方向，神經(jīng)擬態(tài)計算的好處是它可以在算法層級和硬件結構設計層級上完全突破現(xiàn)在這種靠堆乘加器的方式來提供算力的模式，而是模擬人類神經(jīng)元的形式去構造其中底層的計算單元，且大部分是存算一體化。英特爾的Loihi就是這個方向上代表性的實驗芯片，現(xiàn)在已經(jīng)發(fā)展到了Loihi 2。Loihi 2是在Intel 4制程工藝上生產(chǎn)出來的，速度比上一代提升了10倍，單個芯片里的神經(jīng)元數(shù)量也提升了8倍。

以前英特爾將768塊Loihi神經(jīng)擬態(tài)研究芯片集成在5臺標準服務器大小的機箱中，集成為一個數(shù)據(jù)中心機架式系統(tǒng)---Pohoiki Springs，有一億的神經(jīng)元。而現(xiàn)在Loihi 2有了8倍神經(jīng)元數(shù)量的提升，且面積縮小了一半，所以我們可以看到三年來整個設計加上工藝已經(jīng)達到了16倍的容量和計算比的提升。

關于這種神經(jīng)擬態(tài)芯片商業(yè)化的挑戰(zhàn)，宋繼強認為主要有兩點：一、芯片到底怎么去生產(chǎn)或者設計。英特爾的Loihi完全是基于標準庫，基于數(shù)字電路設計，這些都是很容易做產(chǎn)品化的，所以英特爾神經(jīng)擬態(tài)計算在硬件的產(chǎn)品化方面沒有太大的障礙；二、Loihi 2真正鋪開變成一個流行產(chǎn)品的障礙是在軟件，因為它是一個全新的架構，還沒有太多人學會好好地用。現(xiàn)在社區(qū)當中有不少開發(fā)者可以在底層去構造自己的脈沖神經(jīng)網(wǎng)絡算法，并且通過底層的庫存把軟件“燒”進硬件做試驗，而這顯然不是規(guī)?；姆桨?。

本文由電子發(fā)燒友原創(chuàng)，轉載請注明以上來源。微信號zy1052625525。需入群交流，請?zhí)砑游⑿舉lecfans999，投稿爆料采訪需求，請發(fā)郵箱huangjingjing@elecfans.com。