一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

systemverilog bins是如何去定義的

工程師鄧生 ? 來源:芯片驗(yàn)證工程師 ? 作者:驗(yàn)證哥布林 ? 2022-09-26 11:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

“bins”是在功能覆蓋率coverpoint中收集設(shè)計(jì)特性用的。

功能覆蓋率覆蓋的就是一個(gè)個(gè)的coverpoint bins(不同的變量),對(duì)于一個(gè)8bit addr,那么默認(rèn)的bins就是8‘h00~8’hFF,當(dāng)然也可以顯式地指定不同值之間的切換為一個(gè)bins。

從這個(gè)角度來理解,coverpoint bins非常容易理解,但是涉及到具體的應(yīng)用還是會(huì)有很多問題需要考慮的。

88ff28de-3c72-11ed-9e49-dac502259ad0.png

例如,在下面的聲明中,將創(chuàng)建多少個(gè)bins?

bins adrbin1 = {[0:3]};

16個(gè)、4個(gè)還是1個(gè)。

答案是1個(gè)bin,相當(dāng)于覆蓋了

poYBAGMxFwyAaWtLAAAikA2Q0-A752.jpg

注意上面的寫法' bins adrbin1 '沒有[]括號(hào)。換句話說,' bins adrbin1 '不會(huì)為' addr '值{[0:3]}自動(dòng)創(chuàng)建4個(gè)bins,而是只創(chuàng)建1個(gè)bins來覆蓋值' 0 ',' 1 ',' 2 ',' 3 '。

也就是說,只要覆蓋了0~3其中的一個(gè),這個(gè)coverpoint覆蓋率就是100%

但是,如果你希望分別收集變量“adr”的每個(gè)值,該怎么辦呢。應(yīng)該按照下面的這種寫法,加上“[]”

binsadrbin2[]={[4:5]};

這時(shí)候會(huì)為4、5分別創(chuàng)建一個(gè)bins,只有4和5全部覆蓋,這個(gè)coverpoint的覆蓋率才是100%

在開發(fā)SV功能覆蓋率模型時(shí)可能沒有辦法把所有的值都寫滿,這個(gè)時(shí)候可以利用符號(hào)“$”,很多語義下它都代表著無限大的意思。對(duì)于一個(gè)8bit addr變量

bins adr[] =  {[31:$]}

就意味著顯式地收集{[31:255]}



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1367

    瀏覽量

    112284
  • 變量
    +關(guān)注

    關(guān)注

    0

    文章

    614

    瀏覽量

    28961

原文標(biāo)題:什么是systemverilog bins?

文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    [啟芯公開課] SystemVerilog for Verification

    學(xué)快速發(fā)展,這些趨勢(shì)你了解嗎?SystemVerilog + VM是目前的主流,在未來也將被大量采用,這些語言和方法學(xué),你熟練掌握了嗎?對(duì)SoC芯片設(shè)計(jì)驗(yàn)證感興趣的朋友,可以關(guān)注啟芯工作室推出的SoC芯片
    發(fā)表于 06-10 09:25

    systemverilog學(xué)習(xí)教程

    systemverilog的一些基本語法以及和verilog語言之間的區(qū)別。
    發(fā)表于 04-01 14:24

    round robin 的 systemverilog 代碼

    大家好,我對(duì)一個(gè) round robin 的 systemverilog 代碼有疑惑。https://www.edaplayground.com/x/2TzD代碼第49和54行是怎么解析呢 ?
    發(fā)表于 03-14 19:16

    做FPGA工程師需要掌握SystemVerilog嗎?

    在某大型科技公司的招聘網(wǎng)站上看到招聘邏輯硬件工程師需要掌握SystemVerilog語言,感覺SystemVerilog語言是用于ASIC驗(yàn)證的,那么做FPGA工程師有沒有必要掌握SystemVerilog語言呢?
    發(fā)表于 08-02 20:30

    SystemVerilog有哪些標(biāo)準(zhǔn)?

    SystemVerilog有哪些標(biāo)準(zhǔn)?
    發(fā)表于 06-21 08:09

    SystemVerilog Assertion Handbo

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發(fā)表于 07-22 14:08 ?188次下載

    SystemVerilog的斷言手冊(cè)

    SystemVerilog Assertion Handbook1 ROLE OF SYSTEMVERILOG ASSERTIONSIN A VERIFICATION METHODOLOGY
    發(fā)表于 07-22 14:12 ?20次下載

    SystemVerilog的正式驗(yàn)證和混合驗(yàn)證

    手冊(cè)的這一部分探討了使用SystemVerilog進(jìn)行驗(yàn)證,然后查看了使用SystemVerilog的優(yōu)點(diǎn)和缺點(diǎn)。
    發(fā)表于 03-29 10:32 ?24次下載

    SystemVerilog對(duì)硬件功能如何進(jìn)行建模

    本文定義了通常用于描述使用SystemVerilog對(duì)硬件功能進(jìn)行建模的詳細(xì)級(jí)別的術(shù)語。
    的頭像 發(fā)表于 03-30 11:42 ?2038次閱讀

    SystemVerilog中的struct

    SystemVerilog“struct”表示相同或不同數(shù)據(jù)類型的集合。
    的頭像 發(fā)表于 11-07 10:18 ?2864次閱讀

    怎樣使用SystemVerilog中的Static方法呢

    systemverilog中方法也可以聲明為“static”。靜態(tài)方法意味著對(duì)類的所有對(duì)象實(shí)例共享。在內(nèi)存中,靜態(tài)方法的聲明存儲(chǔ)在一個(gè)同一個(gè)地方,所有對(duì)象實(shí)例都可以訪問。
    的頭像 發(fā)表于 11-18 09:31 ?1439次閱讀

    SystemVerilog中的Shallow Copy

    SystemVerilog中的句柄賦值和對(duì)象復(fù)制的概念是有區(qū)別的。
    的頭像 發(fā)表于 11-21 10:32 ?1150次閱讀

    從Verilog PLI到SystemVerilog DPI的演變過程

    寫過Verilog和systemverilog的人肯定都用過系統(tǒng)自定義的函數(shù)$display,這是預(yù)定好的,可以直接調(diào)用的功能。
    的頭像 發(fā)表于 05-16 09:27 ?1279次閱讀
    從Verilog PLI到<b class='flag-5'>SystemVerilog</b> DPI的演變過程

    SystemVerilog里的regions以及events的調(diào)度

    本文講一下SystemVerilog的time slot里的regions以及events的調(diào)度。SystemVerilog語言是根據(jù)離散事件執(zhí)行模型定義的,由events驅(qū)動(dòng)。
    的頭像 發(fā)表于 07-12 11:20 ?2199次閱讀
    <b class='flag-5'>SystemVerilog</b>里的regions以及events的調(diào)度

    ignore_bins和default兩者之間有些什么細(xì)微差別呢?

    SystemVerilog中,經(jīng)常會(huì)需要將一些值或者翻轉(zhuǎn)行為從覆蓋率中排除掉,ignore_bins是經(jīng)常被用到的一種方式,其實(shí)除了ignore_bins之外
    的頭像 發(fā)表于 07-14 10:12 ?2806次閱讀
    ignore_<b class='flag-5'>bins</b>和default兩者之間有些什么細(xì)微差別呢?