作者：DAVID BROWN，WYATT TAYLOR

將更多的軟件控制和認(rèn)知能力集成到軍用無線電中，需要頻率和帶寬更靈活的射頻（RF）設(shè)計。為了實現(xiàn)這一目標(biāo)，需要移除靜態(tài)濾波器，并用可調(diào)諧濾波器代替。同樣，通用平臺的概念將允許更短的開發(fā)時間，降低制造成本，并提供系統(tǒng)之間的更大互操作性。通用平臺要求RF系統(tǒng)能夠為傳統(tǒng)上具有非常不同架構(gòu)的應(yīng)用提供全部性能。未來的無線電平臺正在將尺寸和功率需求推向一個新的極端。

自問世以來，超外差架構(gòu)一直是國防和航空航天系統(tǒng)無線電設(shè)計的支柱。無論是手持式士兵無線電、無人機(jī)（UAV）數(shù)據(jù)鏈路，還是信號情報（SIGINT）接收器，單級或雙混頻超外差架構(gòu)都是常見的選擇。這種設(shè)計的好處是顯而易見的：適當(dāng)?shù)念l率規(guī)劃可以實現(xiàn)非常低的雜散發(fā)射，通道帶寬和選擇性由中頻（IF）濾波器設(shè)置，并且兩級之間的增益分布允許在優(yōu)化噪聲系數(shù)和線性度之間進(jìn)行權(quán)衡。（圖 1。

圖1：基本超外差架構(gòu)

在近一百多年的使用中，超HET架構(gòu)在整個信號鏈中實現(xiàn)了性能的顯著提高。微波和射頻器件提高了性能，同時降低了功耗。模數(shù)轉(zhuǎn)換器 （ADC） 和數(shù)模轉(zhuǎn)換器 （DAC） 提高了采樣速率、線性度和有效位數(shù) （ENoB）。更多性能提升：現(xiàn)場可編程門陣列 （FPGA） 和數(shù)字信號處理器 （DSP） 的處理能力遵循摩爾定律，并隨著時間的推移而提高，從而實現(xiàn)更高效的算法、數(shù)字校正和進(jìn)一步集成。此外，封裝技術(shù)的進(jìn)步縮小了器件引腳密度，同時改善了熱處理。

然而，這些特定于設(shè)備的改進(jìn)開始達(dá)到收益遞減的地步。雖然RF元件遵循減小尺寸、重量和功耗（SWaP）的趨勢，但高性能濾波器仍然很大，并且通常是定制設(shè)計，從而增加了整體系統(tǒng)成本。此外，中頻（IF）濾波器設(shè)置了平臺的模擬通道帶寬，因此很難創(chuàng)建可在各種系統(tǒng)中重復(fù)使用的通用平臺設(shè)計。對于封裝技術(shù)，大多數(shù)生產(chǎn)線不會低于 0.65 或 0.8 mm 的球間距，這意味著具有許多輸入和輸出 （I/O） 要求的復(fù)雜設(shè)備的物理尺寸存在限制。

零中頻架構(gòu)

近年來重新成為潛在解決方案的超HET架構(gòu)的替代方案是零中頻（ZIF）架構(gòu)（圖2）。ZIF 接收器使用單混頻級，將本振 （LO） 直接設(shè)置為目標(biāo)頻段，將接收信號向下轉(zhuǎn)換為基帶同相 （I） 和正交 （Q） 信號。這種架構(gòu)減輕了超HET的嚴(yán)格濾波要求，因為所有模擬濾波都發(fā)生在基帶，與定制RF/IF濾波器相比，基帶濾波器更容易設(shè)計且成本更低。ADC和DAC現(xiàn)在在基帶上工作I/Q數(shù)據(jù)，因此可以降低相對于轉(zhuǎn)換帶寬的采樣速率，從而節(jié)省大量功耗。從許多設(shè)計方面來看，ZIF收發(fā)器由于降低了模擬前端復(fù)雜性和元件數(shù)量，從而顯著降低了SWaP。

圖2：零中頻架構(gòu)。

但是，這種系統(tǒng)架構(gòu)存在一些需要解決的缺點。直接變頻至基帶會引入載波泄漏和鏡像頻率分量。在數(shù)學(xué)上，I 和 Q 信號的虛部由于它們的正交性而被抵消（圖 3）。由于工藝變化和信號鏈中的溫度增量等實際因素，無法在I和Q信號之間保持完美的90度相位偏移，從而導(dǎo)致鏡像抑制性能下降。此外，混頻級中不完美的LO隔離會引入載流子泄漏成分。如果不加以校正，圖像和載波泄漏會降低接收器的靈敏度并產(chǎn)生不希望的光譜發(fā)射。

圖3：零中頻圖像消除。

從歷史上看，I/Q不平衡限制了適合ZIF架構(gòu)的應(yīng)用范圍。這是由于兩個原因：首先，ZIF架構(gòu)的分立實現(xiàn)將在單片器件和印刷電路板（PCB）中出現(xiàn)不匹配。此外，單片設(shè)備可以從不同的制造批次中提取，由于本機(jī)工藝變化，精確匹配非常困難。分立實現(xiàn)還將使處理器與RF組件物理分離，使得正交校正算法很難跨頻率、溫度和帶寬實現(xiàn)。

集成收發(fā)器提供SWaP解決方案

將ZIF架構(gòu)集成到單片收發(fā)器器件中，為下一代系統(tǒng)提供了前進(jìn)的道路。通過將模擬和RF信號鏈放在一塊硅片上，工藝變化將保持在最低限度。此外，DSP模塊可以集成到收發(fā)器中，從而消除了正交校準(zhǔn)算法和信號鏈之間的界限。這種方法既提供了無與倫比的SWaP改進(jìn)，又可以匹配超HET架構(gòu)的性能規(guī)格。

ADI公司提供兩款面向國防和航空航天市場的收發(fā)器：AD9361和AD9371（圖4）。這些器件將RF、模擬和數(shù)字信號鏈集成到單個CMOS器件上，并包括數(shù)字處理功能，可在所有過程、頻率和溫度變化范圍內(nèi)實時運(yùn)行正交和載波泄漏校正。AD9361專注于中等性能規(guī)格和超低功耗，如無人機(jī)數(shù)據(jù)鏈路、手持式和單身通信系統(tǒng)以及小尺寸SIGINT。AD9371針對極高性能規(guī)格和中等功耗進(jìn)行了優(yōu)化，集成了一個用于精細(xì)校準(zhǔn)控制的ARM微處理器，以及一個用于功率放大器（PA）線性化的觀察接收器和一個用于空白檢測的嗅探器接收器。這些特性意味著使用寬帶波形或占用非連續(xù)頻譜的通信平臺現(xiàn)在可以以更小的外形尺寸實現(xiàn)。高動態(tài)范圍和寬帶寬使SIGINT、EW和相控陣?yán)走_(dá)能夠在RF頻譜高度擁塞的位置運(yùn)行。

圖4：AD9361和AD9371原理框圖

下一代就是現(xiàn)在

一百年來的設(shè)備優(yōu)化使 super-het 能夠在不斷更小、更低功耗的平臺上實現(xiàn)越來越高的性能。隨著物理限制成為現(xiàn)實，這些改進(jìn)開始放緩。下一代航空航天和國防平臺將需要一種新的射頻設(shè)計方法，將現(xiàn)有平臺的幾平方英寸集成到單個設(shè)備中。在這些器件中，軟件和硬件之間的界限變得模糊，從而實現(xiàn)了更大的優(yōu)化和集成，SWaP的降低不再意味著性能的降低。

審核編輯：郭婷