電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）臺(tái)積電作為目前全球最大的晶圓廠，擁有龐大的客戶基數(shù)，為了打造出了一個(gè)屬于自己的設(shè)計(jì)生態(tài)系統(tǒng)，臺(tái)積電也成立了一個(gè)“開(kāi)放創(chuàng)新平臺(tái)”，將廣大EDA/IP、設(shè)計(jì)中心、云服務(wù)廠商納入其中。而作為EDA廠商來(lái)說(shuō)，除了要和IC設(shè)計(jì)公司打好關(guān)系以外，同樣要與晶圓廠建立深入合作，這樣才能拿到最新的工藝庫(kù)、PDK。

截至2022年7月1日，臺(tái)積電“開(kāi)放創(chuàng)新平臺(tái)”中的電子設(shè)計(jì)自動(dòng)化（EDA）聯(lián)盟已經(jīng)有了16家EDA公司的加入，包括Ansys、Cadence、新思、西門(mén)子EDA和華大九天等廠商。然而，對(duì)于最新的工藝和堆疊封裝技術(shù)來(lái)說(shuō)，臺(tái)積電對(duì)于EDA工具的認(rèn)證卻僅限于四大頭部EDA廠商，今年10月底，這些廠商也紛紛發(fā)布了自己獲得認(rèn)證的消息。

EDA大廠陸續(xù)獲得認(rèn)證

今年10月25日，Cadence宣布自己的數(shù)字和定制/模擬設(shè)計(jì)流程獲得了臺(tái)積電N4P和N3E工藝的認(rèn)證，支持最新的設(shè)計(jì)規(guī)則手冊(cè)和在N3工藝用到的FINFLEX技術(shù)。Cadence設(shè)計(jì)流程也為N4P和N3E的PDK進(jìn)行了加強(qiáng)，為工程師提供更簡(jiǎn)單的模擬設(shè)計(jì)遷移、優(yōu)化的PPA和更快的上市時(shí)間。以數(shù)字設(shè)計(jì)全流程為例，Cadence為臺(tái)積電的N4P和N3E工藝提供了從綜合到簽核ECO的原生混合高度單元行優(yōu)化，實(shí)現(xiàn)了更好的PPA。

新思的數(shù)字和定制設(shè)計(jì)流程同樣獲得了臺(tái)積電N4P和N3E的EDA工具認(rèn)證，并聲稱(chēng)其接口IP產(chǎn)品已經(jīng)在N3E工藝節(jié)點(diǎn)上實(shí)現(xiàn)了多次成功流片。而且新思的AI設(shè)計(jì)工具，DSO.ai和Fusion Compiler，同樣打造出了多個(gè)經(jīng)驗(yàn)證的N3E測(cè)試案例，實(shí)現(xiàn)了更好的PPA和更快的設(shè)計(jì)周期。顯而易見(jiàn)，作為一家逐漸將IP業(yè)務(wù)壯大起來(lái)的EDA公司，新思很好地將這兩大業(yè)務(wù)打入了臺(tái)積電的設(shè)計(jì)生態(tài)中。

西門(mén)子EDA的物理驗(yàn)證平臺(tái)Calibre、模擬/混合信號(hào)電路驗(yàn)證平臺(tái)Analog FastSPICE也都獲得了臺(tái)積電N4P和N3E工藝的認(rèn)證。不過(guò)在N3E這個(gè)工藝節(jié)點(diǎn)上，西門(mén)子EDA目前針對(duì)高密度單元庫(kù)的APR解決方案和EM/IR分析方案仍在認(rèn)證過(guò)程中，不過(guò)從N4P這一節(jié)點(diǎn)的情況來(lái)看，獲得認(rèn)證也只是時(shí)間問(wèn)題。

不只是最新工藝

獲得了針對(duì)臺(tái)積電N3E和N4P的認(rèn)證后，自然是為兩大工藝在移動(dòng)設(shè)備、HPC、定制設(shè)計(jì)和模擬設(shè)計(jì)遷移上提供了完備的EDA方案，但同樣不可忽視的還有堆疊封裝技術(shù)以及特種工藝，比如3DFabric、不同節(jié)點(diǎn)的毫米波和sub-6G射頻工藝等等。

要想實(shí)現(xiàn)2.5D/3D的芯片設(shè)計(jì)，尤其需要與EDA/IP廠商的深度聯(lián)合，這樣才能加快封裝/芯片的聯(lián)合設(shè)計(jì)，解決散熱、串行/并行IO、ESD等設(shè)計(jì)痛點(diǎn)。所以臺(tái)積電在今年的技術(shù)論壇上提出了3Dblox的概念，用于解決復(fù)雜系統(tǒng)前端設(shè)計(jì)中的分區(qū)問(wèn)題，比如先分成bump、via、cap和die等模組，再根據(jù)所選的臺(tái)積電3D封裝方案（CoWoS、InFO、SoIC）開(kāi)展模組化的設(shè)計(jì)流程。

從目前的認(rèn)證情況上來(lái)看，Ansys、Cadence、西門(mén)子EDA和新思都已經(jīng)獲得了3Dblox這一設(shè)計(jì)方案的認(rèn)證，然而在一些驗(yàn)證、分析環(huán)節(jié)，這幾家獲得的工具認(rèn)證情況有些差異。比如雖然Cadence、西門(mén)子EDA和新思都已經(jīng)獲得了物理驗(yàn)證方案的認(rèn)證，但在電氣驗(yàn)證上只有Cadence和新思兩家獲得了完備的認(rèn)證，而且新思在EM/IR分析上用到了Ansys的方案。

再者就是臺(tái)積電16nm FFC工藝的毫米波射頻認(rèn)證，這一工藝代表了支持毫米波5G的RFIC和5G SoC的下一代方案。幾家EDA廠商中，新思、Ansys和是德科技的毫米波射頻設(shè)計(jì)流程獲得了臺(tái)積電的16FFC認(rèn)證，Cadence的RFIC設(shè)計(jì)解決方案也獲得了該認(rèn)證。

寫(xiě)在最后

從臺(tái)積電的EDA工具認(rèn)證來(lái)看，國(guó)內(nèi)EDA廠商在打入臺(tái)積電設(shè)計(jì)生態(tài)上還有很長(zhǎng)的路要走，數(shù)字/模擬設(shè)計(jì)全流程和晶圓廠的深入合作要兩手抓。畢竟Ansys走的也并非全流程路線，卻依然在不少環(huán)節(jié)獲得了臺(tái)積電的EDA工具認(rèn)證，而全流程認(rèn)證走得最遠(yuǎn)的依然是Cadence和新思兩家廠商。