一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用開源verilog仿真工具進(jìn)行文件的編譯和仿真

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-21 09:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、本文將介紹如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真。

Icarus VerilogIcarus Verilog極其小巧,支持全平臺Windows+Linux+MacOS,并且源代碼開源。通過tb文件可以生成對應(yīng)的仿真波形數(shù)據(jù)文件。

通過GTKWave可以查看仿真波形圖,支持將Verilog轉(zhuǎn)換為VHDL文件。

1.安裝iverilog:

sudoapt-getinstalliverilog
16c6b932-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

iverilog-v

2.安裝gtkwave:

sudoapt-getinstallgtkwave
16e0ff72-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

gtkwave-v
16ec9bac-692f-11ed-8abf-dac502259ad0.png

tb中添加:

170633fa-692f-11ed-8abf-dac502259ad0.png

3.編譯:

進(jìn)入文件目錄,輸入命令:

iverilog*.v
171ad03a-692f-11ed-8abf-dac502259ad0.png

編譯完成出現(xiàn).out文件

173886fc-692f-11ed-8abf-dac502259ad0.png

生成.vcd文件

vppa.out
1748ecae-692f-11ed-8abf-dac502259ad0.png

執(zhí)行后產(chǎn)生的文件如下:

175ac3b6-692f-11ed-8abf-dac502259ad0.png

4.用GTKWave打開VCD文件:

gtkwaveglitch.vcd
17673e8e-692f-11ed-8abf-dac502259ad0.png

執(zhí)行完成后,彈出界面

1818c398-692f-11ed-8abf-dac502259ad0.png

添加波形的時候卡死,可能是glitch.vcd文件太大;

182a7264-692f-11ed-8abf-dac502259ad0.png

解決:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導(dǎo)致崩潰。

所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專用格式。

cpglitch.vcdglitch.lxt

添加波形

18385bfe-692f-11ed-8abf-dac502259ad0.png184e4702-692f-11ed-8abf-dac502259ad0.png

5.Verilog轉(zhuǎn)換為VHDL

將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd

iverilog-tvhdl-oglitch.vhdglitch.v

審核編輯:郭婷


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4283

    瀏覽量

    135808
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1367

    瀏覽量

    112260

原文標(biāo)題:開源verilog仿真工具 | iverilog+GTKWave

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    新品 | 服務(wù):InfineonSpice 離線仿真工具

    新品服務(wù):InfineonSpice離線仿真工具InfineonSpice是一款功能齊全的模擬電路仿真器,可免費進(jìn)行直流和OP仿真。這款基于
    的頭像 發(fā)表于 04-30 18:21 ?307次閱讀
    新品 | 服務(wù):InfineonSpice 離線<b class='flag-5'>仿真</b><b class='flag-5'>工具</b>

    大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)

    大規(guī)模集成電路設(shè)計的重要工具。然而,隨著設(shè)計規(guī)模的擴(kuò)大和復(fù)雜度的增加,硬件仿真系統(tǒng)的編譯過程面臨著諸多挑戰(zhàn)。本文旨在探討基于FPGA的硬件仿真系統(tǒng)在
    的頭像 發(fā)表于 03-31 16:11 ?870次閱讀
    大規(guī)模硬件<b class='flag-5'>仿真</b>系統(tǒng)的<b class='flag-5'>編譯</b>挑戰(zhàn)

    FPGA Verilog HDL語法之編譯預(yù)處理

    的語句)。Verilog HDL編譯系統(tǒng)通常先對這些特殊的命令進(jìn)行“預(yù)處理”,然后將預(yù)處理的結(jié)果和源程序一起在進(jìn)行通常的編譯處理。
    的頭像 發(fā)表于 03-27 13:30 ?619次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之<b class='flag-5'>編譯</b>預(yù)處理

    芯片封裝需要進(jìn)行哪些仿真?

    全球的封裝設(shè)計普及率和產(chǎn)能正在不斷擴(kuò)大。封裝產(chǎn)能是一個方面,另一方面是在原型基板和封裝上投入資源之前,進(jìn)行測試和評估的需求。這意味著設(shè)計人員需要利用仿真工具來全面評估封裝基板和互連。異構(gòu)集成
    的頭像 發(fā)表于 02-14 16:51 ?839次閱讀
    芯片封裝需要<b class='flag-5'>進(jìn)行</b>哪些<b class='flag-5'>仿真</b>?

    模擬IC設(shè)計中Spectre和HSPICE仿真工具的起源、差別和優(yōu)劣勢

    本文詳細(xì)介紹了在模擬集成電路的設(shè)計與仿真領(lǐng)域中Spectre和HSPICE兩款仿真工具的起源、差別和優(yōu)劣勢。 在模擬集成電路的設(shè)計與仿真領(lǐng)域,Spectre和HSPICE是兩款具有廣泛
    的頭像 發(fā)表于 01-03 13:43 ?1515次閱讀

    車載總線監(jiān)控分析及仿真工具 - VBA

    INTEWORK-VBA(Vehicle Bus Analyzer)車載總線監(jiān)控分析及仿真工具,是由經(jīng)緯恒潤自主研發(fā)的一款專業(yè)、易用的車載總線工具。VBA集監(jiān)控分析、節(jié)點仿真、測量標(biāo)定
    的頭像 發(fā)表于 01-02 17:00 ?639次閱讀
    車載總線監(jiān)控分析及<b class='flag-5'>仿真</b><b class='flag-5'>工具</b> - VBA

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用

    。然而,在實際應(yīng)用中,設(shè)計師可能會遇到各種問題,這些問題可能會影響仿真的準(zhǔn)確性和設(shè)計的可靠性。 Verilog電路仿真常見問題 仿真環(huán)境的搭建問題
    的頭像 發(fā)表于 12-17 09:53 ?1191次閱讀

    Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南

    Verilog設(shè)計的仿真需求。 編寫測試文件 : 編寫Verilog測試文件,對設(shè)計的各個模塊進(jìn)行
    的頭像 發(fā)表于 12-17 09:50 ?1137次閱讀

    基于EasyGo Vs工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)實時仿真

    、航空航天和能源電力等實時測試和驗證至關(guān)重要的行業(yè)。 本篇內(nèi)容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)(PMSM)實時仿真。 PMSM實時仿真
    的頭像 發(fā)表于 11-27 11:28 ?1040次閱讀
    基于EasyGo Vs<b class='flag-5'>工具</b>包和Nl veristand軟件<b class='flag-5'>進(jìn)行</b>的永磁同步電機(jī)實時<b class='flag-5'>仿真</b>

    芯片后仿真要點

    sign-off,寫出SDF3.0用以后仿真,搭建后仿真的驗證環(huán)境,添加sc/io/macro的verilog model,仿真輸出VCD給Redhawk/Voltus做功耗/IR D
    的頭像 發(fā)表于 10-23 09:50 ?1704次閱讀
    芯片后<b class='flag-5'>仿真</b>要點

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過調(diào)用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目錄下會有以下
    的頭像 發(fā)表于 10-21 11:41 ?1557次閱讀
    Efinity FIFO IP<b class='flag-5'>仿真</b>問題 -v1

    keil軟件仿真如何仿真輸入

    Keil軟件是一款廣泛使用的嵌入式開發(fā)工具,它提供了豐富的功能,包括代碼編輯、編譯、調(diào)試和仿真等。 1. Keil軟件概述 Keil軟件是一款集成開發(fā)環(huán)境(IDE),專為嵌入式系統(tǒng)開發(fā)設(shè)計。它支持
    的頭像 發(fā)表于 09-02 10:25 ?2232次閱讀

    仿真器的使用方法有哪些

    仿真器是一種用于模擬和測試電子系統(tǒng)、軟件或硬件的工具。它可以幫助工程師在實際硬件或軟件部署之前,對設(shè)計進(jìn)行驗證和調(diào)試。 仿真器的基本概念 仿真
    的頭像 發(fā)表于 08-22 09:16 ?2311次閱讀

    TLV905模型只有TSM文件,無法正常編譯仿真怎么解決?

    TI官網(wǎng)下載的TLV905模型只有TSM文件,沒有.lib和.cir文件。不過可以正常調(diào)出圖形文件,電路圖畫好后,無法啟動仿真,一直有報錯。按照指導(dǎo)去
    發(fā)表于 08-14 08:13

    RISC-V指令集仿真介紹

    程序所呈現(xiàn)的結(jié)果不一致,則認(rèn)為處理器設(shè)計存在問題,需要修正。對于RISCV處理器設(shè)計來講,最常見的仿真工具是Spike。本文將著重介紹如何安裝Spike仿真工具。 安裝Spike
    發(fā)表于 07-31 23:03