一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用開(kāi)源verilog仿真工具進(jìn)行文件的編譯和仿真

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-21 09:40 ? 次閱讀

一、本文將介紹如何使用Icarus Verilog+GTKWave來(lái)進(jìn)行verilog文件的編譯和仿真。

Icarus VerilogIcarus Verilog極其小巧,支持全平臺(tái)Windows+Linux+MacOS,并且源代碼開(kāi)源。通過(guò)tb文件可以生成對(duì)應(yīng)的仿真波形數(shù)據(jù)文件。

通過(guò)GTKWave可以查看仿真波形圖,支持將Verilog轉(zhuǎn)換為VHDL文件。

1.安裝iverilog:

sudoapt-getinstalliverilog
16c6b932-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

iverilog-v

2.安裝gtkwave:

sudoapt-getinstallgtkwave
16e0ff72-692f-11ed-8abf-dac502259ad0.png

安裝完成查看版本

gtkwave-v
16ec9bac-692f-11ed-8abf-dac502259ad0.png

tb中添加:

170633fa-692f-11ed-8abf-dac502259ad0.png

3.編譯:

進(jìn)入文件目錄,輸入命令:

iverilog*.v
171ad03a-692f-11ed-8abf-dac502259ad0.png

編譯完成出現(xiàn).out文件

173886fc-692f-11ed-8abf-dac502259ad0.png

生成.vcd文件

vppa.out
1748ecae-692f-11ed-8abf-dac502259ad0.png

執(zhí)行后產(chǎn)生的文件如下:

175ac3b6-692f-11ed-8abf-dac502259ad0.png

4.用GTKWave打開(kāi)VCD文件:

gtkwaveglitch.vcd
17673e8e-692f-11ed-8abf-dac502259ad0.png

執(zhí)行完成后,彈出界面

1818c398-692f-11ed-8abf-dac502259ad0.png

添加波形的時(shí)候卡死,可能是glitch.vcd文件太大;

182a7264-692f-11ed-8abf-dac502259ad0.png

解決:

gtkwave,icarus支持vcd,lxt,lxt2 dump.

vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導(dǎo)致崩潰。

所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專(zhuān)用格式。

cpglitch.vcdglitch.lxt

添加波形

18385bfe-692f-11ed-8abf-dac502259ad0.png184e4702-692f-11ed-8abf-dac502259ad0.png

5.Verilog轉(zhuǎn)換為VHDL

將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd

iverilog-tvhdl-oglitch.vhdglitch.v

審核編輯:郭婷


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 仿真
    +關(guān)注

    關(guān)注

    51

    文章

    4212

    瀏覽量

    135079
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1365

    瀏覽量

    111506

原文標(biāo)題:開(kāi)源verilog仿真工具 | iverilog+GTKWave

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)

    大規(guī)模集成電路設(shè)計(jì)的重要工具。然而,隨著設(shè)計(jì)規(guī)模的擴(kuò)大和復(fù)雜度的增加,硬件仿真系統(tǒng)的編譯過(guò)程面臨著諸多挑戰(zhàn)。本文旨在探討基于FPGA的硬件仿真系統(tǒng)在
    的頭像 發(fā)表于 03-31 16:11 ?668次閱讀
    大規(guī)模硬件<b class='flag-5'>仿真</b>系統(tǒng)的<b class='flag-5'>編譯</b>挑戰(zhàn)

    FPGA Verilog HDL語(yǔ)法之編譯預(yù)處理

    的語(yǔ)句)。Verilog HDL編譯系統(tǒng)通常先對(duì)這些特殊的命令進(jìn)行“預(yù)處理”,然后將預(yù)處理的結(jié)果和源程序一起在進(jìn)行通常的編譯處理。
    的頭像 發(fā)表于 03-27 13:30 ?345次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語(yǔ)法之<b class='flag-5'>編譯</b>預(yù)處理

    芯片封裝需要進(jìn)行哪些仿真?

    全球的封裝設(shè)計(jì)普及率和產(chǎn)能正在不斷擴(kuò)大。封裝產(chǎn)能是一個(gè)方面,另一方面是在原型基板和封裝上投入資源之前,進(jìn)行測(cè)試和評(píng)估的需求。這意味著設(shè)計(jì)人員需要利用仿真工具來(lái)全面評(píng)估封裝基板和互連。異構(gòu)集成
    的頭像 發(fā)表于 02-14 16:51 ?607次閱讀
    芯片封裝需要<b class='flag-5'>進(jìn)行</b>哪些<b class='flag-5'>仿真</b>?

    車(chē)載總線監(jiān)控分析及仿真工具 - VBA

    INTEWORK-VBA(Vehicle Bus Analyzer)車(chē)載總線監(jiān)控分析及仿真工具,是由經(jīng)緯恒潤(rùn)自主研發(fā)的一款專(zhuān)業(yè)、易用的車(chē)載總線工具。VBA集監(jiān)控分析、節(jié)點(diǎn)仿真、測(cè)量標(biāo)定
    的頭像 發(fā)表于 01-02 17:00 ?485次閱讀
    車(chē)載總線監(jiān)控分析及<b class='flag-5'>仿真</b><b class='flag-5'>工具</b> - VBA

    Verilog 電路仿真常見(jiàn)問(wèn)題 Verilog 在芯片設(shè)計(jì)中的應(yīng)用

    。然而,在實(shí)際應(yīng)用中,設(shè)計(jì)師可能會(huì)遇到各種問(wèn)題,這些問(wèn)題可能會(huì)影響仿真的準(zhǔn)確性和設(shè)計(jì)的可靠性。 Verilog電路仿真常見(jiàn)問(wèn)題 仿真環(huán)境的搭建問(wèn)題
    的頭像 發(fā)表于 12-17 09:53 ?938次閱讀

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開(kāi)發(fā)指南

    Verilog設(shè)計(jì)的仿真需求。 編寫(xiě)測(cè)試文件 : 編寫(xiě)Verilog測(cè)試文件,對(duì)設(shè)計(jì)的各個(gè)模塊進(jìn)行
    的頭像 發(fā)表于 12-17 09:50 ?875次閱讀

    基于EasyGo Vs工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)實(shí)時(shí)仿真

    、航空航天和能源電力等實(shí)時(shí)測(cè)試和驗(yàn)證至關(guān)重要的行業(yè)。 本篇內(nèi)容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)(PMSM)實(shí)時(shí)仿真。 PMSM實(shí)時(shí)仿真
    的頭像 發(fā)表于 11-27 11:28 ?816次閱讀
    基于EasyGo Vs<b class='flag-5'>工具</b>包和Nl veristand軟件<b class='flag-5'>進(jìn)行</b>的永磁同步電機(jī)實(shí)時(shí)<b class='flag-5'>仿真</b>

    芯片后仿真要點(diǎn)

    sign-off,寫(xiě)出SDF3.0用以后仿真,搭建后仿真的驗(yàn)證環(huán)境,添加sc/io/macro的verilog model,仿真輸出VCD給Redhawk/Voltus做功耗/IR D
    的頭像 發(fā)表于 10-23 09:50 ?1348次閱讀
    芯片后<b class='flag-5'>仿真</b>要點(diǎn)

    keil軟件仿真如何仿真輸入

    Keil軟件是一款廣泛使用的嵌入式開(kāi)發(fā)工具,它提供了豐富的功能,包括代碼編輯、編譯、調(diào)試和仿真等。 1. Keil軟件概述 Keil軟件是一款集成開(kāi)發(fā)環(huán)境(IDE),專(zhuān)為嵌入式系統(tǒng)開(kāi)發(fā)設(shè)計(jì)。它支持
    的頭像 發(fā)表于 09-02 10:25 ?1727次閱讀

    仿真器的使用方法有哪些

    仿真器是一種用于模擬和測(cè)試電子系統(tǒng)、軟件或硬件的工具。它可以幫助工程師在實(shí)際硬件或軟件部署之前,對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證和調(diào)試。 仿真器的基本概念 仿真
    的頭像 發(fā)表于 08-22 09:16 ?1836次閱讀

    TLV905模型只有TSM文件,無(wú)法正常編譯仿真怎么解決?

    TI官網(wǎng)下載的TLV905模型只有TSM文件,沒(méi)有.lib和.cir文件。不過(guò)可以正常調(diào)出圖形文件,電路圖畫(huà)好后,無(wú)法啟動(dòng)仿真,一直有報(bào)錯(cuò)。按照指導(dǎo)去
    發(fā)表于 08-14 08:13

    RISC-V指令集仿真介紹

    程序所呈現(xiàn)的結(jié)果不一致,則認(rèn)為處理器設(shè)計(jì)存在問(wèn)題,需要修正。對(duì)于RISCV處理器設(shè)計(jì)來(lái)講,最常見(jiàn)的仿真工具是Spike。本文將著重介紹如何安裝Spike仿真工具。 安裝Spike
    發(fā)表于 07-31 23:03

    電路仿真和PCB設(shè)計(jì)軟件

    關(guān)鍵要點(diǎn)電路仿真軟件和PCB設(shè)計(jì)軟件在PCB設(shè)計(jì)過(guò)程中發(fā)揮著互補(bǔ)作用,為工程師提供設(shè)計(jì)、仿真、驗(yàn)證和優(yōu)化電子電路的工具。有效的仿真分析有助于減少開(kāi)發(fā)所需的設(shè)計(jì)、制造和測(cè)試迭代次數(shù),確保
    的頭像 發(fā)表于 07-13 08:12 ?2597次閱讀
    電路<b class='flag-5'>仿真</b>和PCB設(shè)計(jì)軟件

    如何在ModelSim中添加X(jué)ilinx仿真庫(kù)

    的芯片,看自己需要增減。 5、默認(rèn)選全上即可。 6、指定編譯完后的庫(kù)存放位置,這里作者在modelsim安裝目錄下新建了xilinx_lib的文件夾,并指定到這里
    發(fā)表于 07-03 18:16

    FPGA設(shè)計(jì)中 Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真

    個(gè)數(shù)據(jù): 代碼: 2、EdgeSobel的Verilog源代碼: 代碼: 3、仿真文件:EdgeSobel_tb.v
    發(fā)表于 05-20 16:44