一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在設(shè)計(jì)中例化和使用多個(gè)BSCANE2模塊

XILINX開(kāi)發(fā)者社區(qū) ? 來(lái)源:XILINX開(kāi)發(fā)者社區(qū) ? 作者: Ivy Guo ? 2022-11-30 10:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD XILINX工程師 Ivy Guo。

本文對(duì)如何在一個(gè)工程里例化和使用多個(gè)BSCANE2模塊做一個(gè)簡(jiǎn)單說(shuō)明。

BSCANE2模塊是FPGA的一種特殊硬核模塊,用于聯(lián)通外部JTAG引腳和內(nèi)部邏輯,構(gòu)建FPGA內(nèi)部的用戶(hù)掃描鏈。關(guān)于BSCANE2的用法, 有一個(gè)基于7系列器件的參考設(shè)計(jì):
https://support.xilinx.com/s/article/1181110?language=zh_CN
在UltraScale/UltraScale+器件上, BSCANE2的用法類(lèi)似。

UG570里面提到,UltraScale/UltraScale+的BSCANE2模塊多達(dá)4個(gè),可以在設(shè)計(jì)中全部例化,并用JTAG_CHAIN屬性加以區(qū)分。之后,就可以用使用JTAG的指令USER1到USER4來(lái)對(duì)應(yīng)操作了。

本文對(duì)如何在一個(gè)工程里例化和使用多個(gè)BSCANE2模塊做一個(gè)簡(jiǎn)單說(shuō)明。工程基于Xilinx的KCU105開(kāi)發(fā)板,同時(shí)例化兩個(gè)BSCANE2模塊,并使用ILA去觀測(cè)兩個(gè)模塊的信號(hào)。由于ILA的實(shí)現(xiàn)同樣需要借助一個(gè)BSCANE2,由Vivado在綜合后自動(dòng)插入設(shè)計(jì),所以其實(shí)是使用了全部四個(gè)中的三個(gè)BSCANE2。

工程文件請(qǐng)點(diǎn)擊閱讀原文查看并下載。

這個(gè)設(shè)計(jì)簡(jiǎn)單利用KCU105板上4盞User LED燈GPIO_LED_2/3/4/5來(lái)展示一個(gè)counter最低4位的結(jié)果。BSCANE2_inst2對(duì)應(yīng)User Scan Chain 2, BSCANE3_inst3對(duì)應(yīng)User Scan Chain3。通過(guò)JTAG指令發(fā)送USERx指令,可以觀測(cè)到對(duì)應(yīng)的sel信號(hào)會(huì)置高有效。當(dāng)選中User chain 2時(shí),sel2有效,counter收到工作信號(hào)0101, counter隨時(shí)鐘信號(hào)遞增;當(dāng)選中User Chain 3時(shí),counter收到工作信號(hào)1010, counter值遞減操作。

調(diào)試步驟:

1. 打開(kāi)Vivado,按照常規(guī)流程下載好bit和ltx文件

2. 由于調(diào)試需要進(jìn)入JTAG模式,先關(guān)閉上個(gè)步驟正常/自動(dòng)打開(kāi)的target, 但此時(shí)FPGA已經(jīng)處于工作狀態(tài)(不要掉電),Tcl console輸入:close_hw_target

3. 以JTAG調(diào)試的方式重新打開(kāi)鏈:
open_hw_target -jtag_mode 1

4. 運(yùn)行:
refresh_hw_device [lindex [get_hw_devices xcku040_0] 0]

看到ILA的界面。我們主要是對(duì)比觀測(cè)可以起到控制作用的sel2和sel3,在Trigger中,將其設(shè)為B (Both Transitions) 進(jìn)行捕捉:

9333539a-6fdd-11ed-8abf-dac502259ad0.png

進(jìn)入捕捉等候狀態(tài):

9353b770-6fdd-11ed-8abf-dac502259ad0.png

5. 從BSDL文件中,查詢(xún)到KU040對(duì)應(yīng)的USER指令:

"USER2 (000011)," & -- Not available until after configuration
"USER3 (100010)," & -- Not available until after configuration

6. 選擇USER Chain 2和Chain 3的指令分別如下;依次輸入,可以看到LED燈增減方向會(huì)有變化。

scan_ir_hw_jtag 6 -tdi 03
scan_ir_hw_jtag 6 -tdi 22

7. 對(duì)應(yīng)查看ILA波形,可以看到第一條指令USER2執(zhí)行時(shí),捕捉到的sel2:

937e3ce8-6fdd-11ed-8abf-dac502259ad0.png

需要注意的是,兩條chain對(duì)應(yīng)的JTAG信號(hào)都會(huì)產(chǎn)生toggle動(dòng)作,所以實(shí)際工程中,需要依靠不同的sel信號(hào)來(lái)區(qū)分并做對(duì)應(yīng)的控制。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1644

    文章

    22009

    瀏覽量

    616557
  • 模塊
    +關(guān)注

    關(guān)注

    7

    文章

    2785

    瀏覽量

    50017
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2184

    瀏覽量

    124799

原文標(biāo)題:開(kāi)發(fā)者分享|如何在設(shè)計(jì)中例化和使用多個(gè) BSCANE2 模塊

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    CMU通道與普通GXB的差異比較

    :CMU通道使用時(shí)GXB配置本文主要比較了普通GXB和CMU GXB是的差異,大家在使用CMU通道時(shí)候必須按照?qǐng)D2進(jìn)行配置,后面我們?cè)僭敿?xì)討論如何在用戶(hù)邏輯
    發(fā)表于 12-03 16:04

    模塊

    能不能分享個(gè)Verilog模塊的教程?
    發(fā)表于 01-02 00:43

    說(shuō)FPGA連載62:電子點(diǎn)菜單之FIFO說(shuō)明

    模塊,使用了3個(gè)FIFO,分別用于DDR2數(shù)據(jù)寫(xiě)入緩存和DDR2數(shù)據(jù)讀出緩存。如圖10.6所示,實(shí)際上,我們只需要
    發(fā)表于 12-26 17:22

    模塊錯(cuò)誤

    SW[1]這樣子錯(cuò)誤,請(qǐng)問(wèn)下,不能這樣的嗎?在頂層模塊是input[4]sw;這樣定義的,然后在底層
    發(fā)表于 04-17 17:07

    在verilog調(diào)用VHDL模塊

    模塊化形式就可以了。下面舉個(gè)簡(jiǎn)單的例子來(lái)說(shuō)明如何在verilog模塊
    發(fā)表于 07-03 12:58

    在verilog調(diào)用VHDL模塊

    模塊化形式就可以了。下面舉個(gè)簡(jiǎn)單的例子來(lái)說(shuō)明如何在verilog模塊
    發(fā)表于 07-09 01:14

    何在RTC程序設(shè)置多個(gè)報(bào)警?

    你好如何在RTC程序設(shè)置多個(gè)報(bào)警?PSoC 4器件1.首次報(bào)警[日期和時(shí)間]2.第二報(bào)警[日期和時(shí)間]3.3報(bào)警[日期和時(shí)間]如果第一個(gè)鬧鐘被激活[日期和時(shí)間],然后打開(kāi)LED 30
    發(fā)表于 09-18 13:13

    基于7系列的ISE版本的參考設(shè)計(jì)

      BSCANE2 模塊是 FPGA 的一個(gè)特殊硬核模塊,是聯(lián)通外部 JTAG 管腳和 FPGA 內(nèi)部用戶(hù)邏輯的一個(gè)接口。BSCANE2
    發(fā)表于 01-07 17:19

    何在UltraScale+設(shè)計(jì)中使用UltraRAM模塊

    了解如何在UltraScale +設(shè)計(jì)包含新的UltraRAM模塊。 該視頻演示了如何在UltraScale + FPGA和MPSoC中使用UltraRAM,包括新的Xilinx參
    的頭像 發(fā)表于 11-22 05:50 ?8427次閱讀

    BSCANE2模塊是FPGA的一個(gè)特殊硬核模塊

    界面上直接顯示和控制。BSCANE2 其實(shí)就是實(shí)現(xiàn)這一內(nèi)外溝通的關(guān)鍵核心模塊,這部分實(shí)現(xiàn)對(duì)于用戶(hù)來(lái)說(shuō)是透明的。 那么如何利用BSCANE2 模塊,構(gòu)建用戶(hù)自己的專(zhuān)用內(nèi)部掃描鏈/功能鏈呢
    的頭像 發(fā)表于 02-08 14:23 ?3512次閱讀

    開(kāi)發(fā)者分享 | 如何在設(shè)計(jì)里并使用BSCANE2模塊 (一)

    界面上直接顯示和控制。BSCANE2 其實(shí)就是實(shí)現(xiàn)這一內(nèi)外溝通的關(guān)鍵核心模塊,這部分實(shí)現(xiàn)對(duì)于用戶(hù)來(lái)說(shuō)是透明的。 那么如何利用BSCANE2 模塊,構(gòu)建用戶(hù)自己的專(zhuān)用內(nèi)部掃描鏈/功能鏈呢
    發(fā)表于 03-01 09:41 ?13次下載
    開(kāi)發(fā)者分享 | 如<b class='flag-5'>何在</b>設(shè)計(jì)里<b class='flag-5'>例</b><b class='flag-5'>化</b>并使用<b class='flag-5'>BSCANE2</b><b class='flag-5'>模塊</b> (一)

    在SpinalHDL如何優(yōu)雅地端口?

    在編寫(xiě)Verilog代碼時(shí)最痛苦的事情便是模塊時(shí)端口的連接,這時(shí)候的你我便成了連線(xiàn)工程師,本節(jié)就在SpinalHDL如何像軟件調(diào)用方法那樣優(yōu)雅地
    的頭像 發(fā)表于 06-16 17:19 ?2149次閱讀

    FPGA學(xué)習(xí)-Verilog說(shuō)明

    Verilog 說(shuō)明 1.什么是模塊?為什么要
    的頭像 發(fā)表于 12-12 09:50 ?4712次閱讀

    仿真時(shí)為什么頂層不

    示例,在頂層top_tb化了兩個(gè)module(h1和h2),化名分別是top_tb和u2
    的頭像 發(fā)表于 04-28 10:28 ?1735次閱讀
    仿真時(shí)為什么頂層不<b class='flag-5'>例</b><b class='flag-5'>化</b>

    Verilog說(shuō)明

    Verilog說(shuō)明 1.什么是模塊?為什么要
    的頭像 發(fā)表于 12-17 11:29 ?2082次閱讀
    Verilog<b class='flag-5'>例</b><b class='flag-5'>化</b>說(shuō)明