一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro單個(gè)元器件的PCB封裝更新操作

凡億PCB ? 來(lái)源:未知 ? 2022-12-22 07:40 ? 次閱讀

Cadence Allegro單個(gè)元器件PCB封裝更新操作

PCB設(shè)計(jì)中如何對(duì)同一種類型的元器件進(jìn)行封裝的更新,有時(shí)候會(huì)出現(xiàn)這樣的情況,出現(xiàn)錯(cuò)誤的操作,誤刪除的其中一個(gè)器件的絲印或者是什么的,能否只更新這一個(gè)器件呢,其它的不進(jìn)行更新,當(dāng)然是可以的,具體的操作步驟如下所示:

如圖1所示,將該元器件的絲印線誤刪除了一截,需要單獨(dú)更新這個(gè)器件的封裝,其它同類型的不動(dòng)。


圖1 單個(gè)元器件屬性示意圖


第一步,執(zhí)行菜單命令,選擇PCB的設(shè)計(jì)模式,點(diǎn)擊Setup-Application Mode,在下拉菜單中選擇Placement Edit,布局模式,如圖2所示;


圖2布局模式的選取示意圖


第二步,在Find面板中,選擇Symbols,然后將鼠標(biāo)移動(dòng)到需要更新封裝的元器件上,這時(shí)候元器件會(huì)被臨時(shí)選中,選中后點(diǎn)擊鼠標(biāo)右鍵,執(zhí)行菜單命令Refresh symbols instance,進(jìn)行單個(gè)器件的封裝更新,如圖3所示;


圖3 更新單個(gè)元器件封裝示意圖


第三步,執(zhí)行上述命令之后,如圖4所示,該器件被刪除的絲印線就已經(jīng)更新回來(lái)了,而相同類型的元器件并不會(huì)發(fā)生變化。


圖4更新單個(gè)元器件封裝完成示意圖

聲明:

本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請(qǐng)注明來(lái)源!
投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信:13237418207
往期文章 精彩回顧

Mentor PADS如何保存元件類型到庫(kù)中

Altium Designer走差分線出現(xiàn)網(wǎng)格是什么原因?

Altium Designer 軟件的自定義快捷鍵

Altium Designer創(chuàng)建異形銅皮

AD設(shè)置絲印到阻焊的間距,并分析絲印重疊對(duì)阻焊的影響

點(diǎn)擊“閱讀原文”查看更多干貨文章


原文標(biāo)題:Cadence Allegro單個(gè)元器件的PCB封裝更新操作

文章出處:【微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4342

    文章

    23345

    瀏覽量

    405362

原文標(biāo)題:Cadence Allegro單個(gè)元器件的PCB封裝更新操作

文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Allegro Skill封裝功能之導(dǎo)出單個(gè)封裝介紹

    PCB設(shè)計(jì)中,若需提取特定封裝,傳統(tǒng)用Allegro自帶導(dǎo)出方法需通過"File→Export→Libraries"導(dǎo)出全部封裝庫(kù)文件。
    的頭像 發(fā)表于 04-16 17:33 ?306次閱讀
    <b class='flag-5'>Allegro</b> Skill<b class='flag-5'>封裝</b>功能之導(dǎo)出<b class='flag-5'>單個(gè)</b><b class='flag-5'>封裝</b>介紹

    射頻電路元器件封裝的注意事項(xiàng)介紹

    在射頻電路這片對(duì)性能要求極高的領(lǐng)域中,元器件封裝絕非簡(jiǎn)單的物理包裹,而是關(guān)乎電路整體性能優(yōu)劣的關(guān)鍵環(huán)節(jié)。恰當(dāng)?shù)?b class='flag-5'>封裝選擇與處理,能讓射頻電路在高頻環(huán)境下穩(wěn)定、高效地運(yùn)行,反之則可能引發(fā)一系列棘手
    的頭像 發(fā)表于 02-04 15:16 ?317次閱讀

    常用電子元器件的物理封裝

    電子發(fā)燒友網(wǎng)站提供《常用電子元器件的物理封裝.pdf》資料免費(fèi)下載
    發(fā)表于 01-21 14:56 ?0次下載
    常用電子<b class='flag-5'>元器件</b>的物理<b class='flag-5'>封裝</b>

    SMT元器件選擇與應(yīng)用

    SMT(Surface Mount Technology)即表面貼裝技術(shù),是一種將電子元器件直接貼裝在印刷電路板(PCB)表面的技術(shù)。SMT元器件的選擇與應(yīng)用涉及多個(gè)方面,以下是對(duì)此的分析: 一
    的頭像 發(fā)表于 01-10 17:08 ?604次閱讀

    PCB元器件點(diǎn)膠加固的重要性

    PCB元器件點(diǎn)膠加固的重要性PCB元器件點(diǎn)膠加固在電子制造過程中起到了至關(guān)重要的作用,其重要性主要體現(xiàn)在以下幾個(gè)方面:一、提高機(jī)械強(qiáng)度點(diǎn)膠加固可以顯著降低電子元件的翹曲和變形現(xiàn)象,
    的頭像 發(fā)表于 12-20 10:18 ?845次閱讀
    <b class='flag-5'>PCB</b>板<b class='flag-5'>元器件</b>點(diǎn)膠加固的重要性

    PCB電路板元器件種類繁多,如何快速識(shí)別?

    一站式PCBA智造廠家今天為大家講講如何識(shí)別PCB電路板上的元器件種類及其符號(hào)?識(shí)別元器件的技巧和注意事項(xiàng)。在電子設(shè)備中,電路板是核心組件,上面布滿了各式各樣的電子元器件。對(duì)于PCBA
    的頭像 發(fā)表于 11-19 09:32 ?900次閱讀
    <b class='flag-5'>PCB</b>電路板<b class='flag-5'>元器件</b>種類繁多,如何快速識(shí)別?

    華秋商城器件做EDA封裝

    供應(yīng)商。 1:建議器件做EDA封裝(AD/ Cadence/PADS任一格式的器件原理圖和PCB封裝
    發(fā)表于 10-26 09:59

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補(bǔ)丁 https
    發(fā)表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作說(shuō)

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評(píng)估每根走線上的阻抗變化情況,對(duì)工程師衡量信號(hào)的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?10次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計(jì)文件 :首先,使用PCB設(shè)計(jì)軟件打開需要
    的頭像 發(fā)表于 09-02 15:01 ?2677次閱讀

    直接下載了OPA659的PCB封裝,用ultra librarian導(dǎo)入到cadence allegro 16.6里面,為什么會(huì)報(bào)錯(cuò)?

    直接下載了OPA659的PCB封裝,用ultra librarian 導(dǎo)入到cadence allegro 16.6里面了,但是想要放置到板子上的時(shí)候會(huì)報(bào)錯(cuò): E- (SPMHGE-
    發(fā)表于 08-27 08:29

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):與器件關(guān)聯(lián)的動(dòng)態(tài)禁布區(qū)

    的新功能及用法,助力您提升設(shè)計(jì)質(zhì)量和設(shè)計(jì)效率。點(diǎn)擊文末閱讀原文,收藏版本更新亮點(diǎn)詳解匯總頁(yè)面,持續(xù)關(guān)注版本更新!AllegroXPCBDesigner系統(tǒng)級(jí)PCB設(shè)計(jì)
    的頭像 發(fā)表于 08-03 08:12 ?1005次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本<b class='flag-5'>更新</b> I <b class='flag-5'>PCB</b> 設(shè)計(jì):與<b class='flag-5'>器件</b>關(guān)聯(lián)的動(dòng)態(tài)禁布區(qū)

    Cadence快板PCB培訓(xùn)

    Allegro環(huán)境介紹Allegro環(huán)境設(shè)定 焊盤制作 元件封裝制作 電路板創(chuàng)建PCB疊層設(shè)置和網(wǎng)表導(dǎo)入 約束規(guī)則管理布局 布線 覆銅PCB
    發(fā)表于 07-02 17:22 ?0次下載

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
    的頭像 發(fā)表于 06-29 08:12 ?1315次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本<b class='flag-5'>更新</b> I <b class='flag-5'>PCB</b> 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定

    電子元器件封裝與散熱的優(yōu)化設(shè)計(jì)

    摘要:本論文探討了在現(xiàn)代電子器件設(shè)計(jì)和制造中,封裝與散熱的關(guān)鍵優(yōu)化策略。通過選擇封裝形式和材料,重建引腳布局,封裝密封的方法優(yōu)化封裝設(shè)計(jì),從
    的頭像 發(fā)表于 06-09 08:10 ?1223次閱讀
    電子<b class='flag-5'>元器件</b><b class='flag-5'>封裝</b>與散熱的優(yōu)化設(shè)計(jì)