一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro單個元器件的PCB封裝更新操作

凡億PCB ? 來源:未知 ? 2022-12-22 07:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Cadence Allegro單個元器件PCB封裝更新操作

PCB設(shè)計中如何對同一種類型的元器件進行封裝的更新,有時候會出現(xiàn)這樣的情況,出現(xiàn)錯誤的操作,誤刪除的其中一個器件的絲印或者是什么的,能否只更新這一個器件呢,其它的不進行更新,當(dāng)然是可以的,具體的操作步驟如下所示:

如圖1所示,將該元器件的絲印線誤刪除了一截,需要單獨更新這個器件的封裝,其它同類型的不動。


圖1 單個元器件屬性示意圖


第一步,執(zhí)行菜單命令,選擇PCB的設(shè)計模式,點擊Setup-Application Mode,在下拉菜單中選擇Placement Edit,布局模式,如圖2所示;


圖2布局模式的選取示意圖


第二步,在Find面板中,選擇Symbols,然后將鼠標移動到需要更新封裝的元器件上,這時候元器件會被臨時選中,選中后點擊鼠標右鍵,執(zhí)行菜單命令Refresh symbols instance,進行單個器件的封裝更新,如圖3所示;


圖3 更新單個元器件封裝示意圖


第三步,執(zhí)行上述命令之后,如圖4所示,該器件被刪除的絲印線就已經(jīng)更新回來了,而相同類型的元器件并不會發(fā)生變化。


圖4更新單個元器件封裝完成示意圖

聲明:

本文凡億教育原創(chuàng)文章,轉(zhuǎn)載請注明來源!
投稿/招聘/廣告/課程合作/資源置換請加微信:13237418207
往期文章 精彩回顧

Mentor PADS如何保存元件類型到庫中

Altium Designer走差分線出現(xiàn)網(wǎng)格是什么原因?

Altium Designer 軟件的自定義快捷鍵

Altium Designer創(chuàng)建異形銅皮

AD設(shè)置絲印到阻焊的間距,并分析絲印重疊對阻焊的影響

點擊“閱讀原文”查看更多干貨文章


原文標題:Cadence Allegro單個元器件的PCB封裝更新操作

文章出處:【微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4369

    文章

    23496

    瀏覽量

    409958

原文標題:Cadence Allegro單個元器件的PCB封裝更新操作

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    作為硬件工程師,你用那款PCB 設(shè)計軟件?超全EDA工具整理!

    ; Cadence Allegro:高端玩家的專屬Buff,手機/服務(wù)器主板設(shè)計的扛把子,操作勸退萌新但性能真香; KiCad:開源界的“咸魚翻身”,零成本白嫖全流程設(shè)計,學(xué)生黨&極客的快樂
    發(fā)表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?3次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    包括電路設(shè)計、仿真分析、PCB布線以及封裝技術(shù)等多種應(yīng)用,Cadence 已于2024年9月份發(fā)布了最新的Cadence SPB OrCAD X and
    發(fā)表于 05-22 16:45 ?6次下載

    電子元器件封裝大全

    電子元器件封裝大全,附有詳細尺寸 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以關(guān)注、點贊、評論支持一下哦~)
    發(fā)表于 05-15 13:50

    Allegro Skill封裝功能之導(dǎo)出單個封裝介紹

    PCB設(shè)計中,若需提取特定封裝,傳統(tǒng)用Allegro自帶導(dǎo)出方法需通過"File→Export→Libraries"導(dǎo)出全部封裝庫文件。
    的頭像 發(fā)表于 04-16 17:33 ?1169次閱讀
    <b class='flag-5'>Allegro</b> Skill<b class='flag-5'>封裝</b>功能之導(dǎo)出<b class='flag-5'>單個</b><b class='flag-5'>封裝</b>介紹

    射頻電路元器件封裝的注意事項介紹

    在射頻電路這片對性能要求極高的領(lǐng)域中,元器件封裝絕非簡單的物理包裹,而是關(guān)乎電路整體性能優(yōu)劣的關(guān)鍵環(huán)節(jié)。恰當(dāng)?shù)?b class='flag-5'>封裝選擇與處理,能讓射頻電路在高頻環(huán)境下穩(wěn)定、高效地運行,反之則可能引發(fā)一系列棘手
    的頭像 發(fā)表于 02-04 15:16 ?503次閱讀

    常用電子元器件的物理封裝

    電子發(fā)燒友網(wǎng)站提供《常用電子元器件的物理封裝.pdf》資料免費下載
    發(fā)表于 01-21 14:56 ?1次下載
    常用電子<b class='flag-5'>元器件</b>的物理<b class='flag-5'>封裝</b>

    SMT元器件選擇與應(yīng)用

    SMT(Surface Mount Technology)即表面貼裝技術(shù),是一種將電子元器件直接貼裝在印刷電路板(PCB)表面的技術(shù)。SMT元器件的選擇與應(yīng)用涉及多個方面,以下是對此的分析: 一
    的頭像 發(fā)表于 01-10 17:08 ?878次閱讀

    PCB電路板元器件種類繁多,如何快速識別?

    一站式PCBA智造廠家今天為大家講講如何識別PCB電路板上的元器件種類及其符號?識別元器件的技巧和注意事項。在電子設(shè)備中,電路板是核心組件,上面布滿了各式各樣的電子元器件。對于PCBA
    的頭像 發(fā)表于 11-19 09:32 ?1290次閱讀
    <b class='flag-5'>PCB</b>電路板<b class='flag-5'>元器件</b>種類繁多,如何快速識別?

    華秋商城器件做EDA封裝

    供應(yīng)商。 1:建議器件做EDA封裝(AD/ Cadence/PADS任一格式的器件原理圖和PCB封裝
    發(fā)表于 10-26 09:59

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補丁 https
    發(fā)表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?12次下載

    pcb怎么改變焊盤大小

    Cadence Allegro和Protel99se等具體軟件的操作步驟: 通用流程 打開PCB設(shè)計文件 :首先,使用PCB設(shè)計軟件打開需要
    的頭像 發(fā)表于 09-02 15:01 ?3392次閱讀

    直接下載了OPA659的PCB封裝,用ultra librarian導(dǎo)入到cadence allegro 16.6里面,為什么會報錯?

    直接下載了OPA659的PCB封裝,用ultra librarian 導(dǎo)入到cadence allegro 16.6里面了,但是想要放置到板子上的時候會報錯: E- (SPMHGE-
    發(fā)表于 08-27 08:29

    Allegro X 23.11 版本更新 I PCB 設(shè)計:與器件關(guān)聯(lián)的動態(tài)禁布區(qū)

    的新功能及用法,助力您提升設(shè)計質(zhì)量和設(shè)計效率。點擊文末閱讀原文,收藏版本更新亮點詳解匯總頁面,持續(xù)關(guān)注版本更新!AllegroXPCBDesigner系統(tǒng)級PCB設(shè)計
    的頭像 發(fā)表于 08-03 08:12 ?1216次閱讀
    <b class='flag-5'>Allegro</b> X 23.11 版本<b class='flag-5'>更新</b> I <b class='flag-5'>PCB</b> 設(shè)計:與<b class='flag-5'>器件</b>關(guān)聯(lián)的動態(tài)禁布區(qū)