一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

UCIe能否統(tǒng)一多晶片系統(tǒng)封裝內(nèi)互連技術(shù)?

中科院半導體所 ? 來源:TechSugar ? 2023-02-01 16:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

《道德經(jīng)》里說“圖難于其易,為大于其細。天下難事,必作于易;天下大事必作于細?!逼鋵嵭酒彩沁@樣,要做大,先做小,這里的從小做起不僅是指器件建模、RTL描述或IP實現(xiàn),還包括以真正的“芯?!苯M合來搭建大芯片。

在當前先進工藝開發(fā)的大型SoC中,根據(jù)主要功能劃分出計算、存儲、接口等不同模塊,每個模塊選擇最合適的工藝制造完成后,再通過封裝技術(shù)組合在一起,已經(jīng)成為了一種常見選擇。這種“硬核拼搭”的樂高積木式開發(fā)方法,可以有效化解集成度持續(xù)提高帶來的風險,例如良率面積限制、開發(fā)成本過高等問題,因而逐漸成為行業(yè)發(fā)展的熱點方向。

小芯片之間如何拼接,成為多晶片系統(tǒng)(Multi Die System)設計方法學實現(xiàn)的關(guān)鍵。在多晶片系統(tǒng)(Multi Die System)出現(xiàn)的早期,由于技術(shù)新穎,都是各廠商自己摸索,采用自有技術(shù)實現(xiàn)不同小芯片之間的連接。但各家都是自研接口技術(shù),不僅重復開發(fā)工作繁重,而且也難以真正發(fā)揮多晶片系統(tǒng)(Multi Die System)的效力,如果能夠?qū)⑿玖5慕涌诩夹g(shù)標準化,則不僅可以加速推廣多晶片系統(tǒng)(Multi Die System)技術(shù),減少重復開發(fā)工作量,也可以打破廠商界限,將不同供應商的芯粒組合在一起,從而進一步提高資源利用率和開發(fā)效率,最終圍繞芯粒建立一個大型的生態(tài)系統(tǒng)。

正當其時的UCIe

近年來,已有不同的行業(yè)組織提出了適用于多晶片系統(tǒng)的芯粒間(Die-to-Die)互連技術(shù)規(guī)格,而通用芯?;ミB標準UCIe(Universal Chiplet Interconnect Express)在2022年3月發(fā)布,作為較晚出現(xiàn)的技術(shù)標準,UCIe不僅獲得了半導體生態(tài)鏈上各主要廠商的支持,也是到目前為止,技術(shù)規(guī)范定義最完整的一個標準。

9d00342e-980a-11ed-bfe3-dac502259ad0.png

圖片來源:新思科技

從UCIe聯(lián)盟公布的白皮書來看,UCIe 1.0標準支持即插即用,在協(xié)議層支持PCIe或CXL等成熟技術(shù),也支持用戶自定義的流式傳輸,兼具普適性與靈活性;在協(xié)議上,UCIe定義了完整的芯粒間互連堆棧,確保了支持UCIe技術(shù)的芯粒相互之間的互操作性,這是實現(xiàn)多裸片系統(tǒng)的前提條件;雖然是為芯粒技術(shù)定制,但UCIe既支持封裝內(nèi)集成,也支持封裝間互連,可用于數(shù)據(jù)中心等大型系統(tǒng)設備間的互連組裝;對封裝內(nèi)互連,UCIe既支持成本優(yōu)先的普通封裝,也支持能效或性能優(yōu)先的立體封裝??偠灾玫搅税雽w及應用領域各環(huán)節(jié)核心廠商支持的UCIe,具備了成為普適技術(shù)的基礎。

9d0e04fa-980a-11ed-bfe3-dac502259ad0.png

不同封裝UCIe參數(shù)

UCIe規(guī)范概述

UCIe是一個三層協(xié)議。物理層負責電信號、時鐘、鏈路協(xié)商、邊帶等,芯粒適配器(Die-to-Die Adpater)層為提供鏈路狀態(tài)管理和參數(shù)控制,它可選地通過循環(huán)冗余校驗 (CRC) 和重試機制保證數(shù)據(jù)的可靠傳輸,UCIe接口通過這兩層與標準互連協(xié)議層相連。

9d1c8c78-980a-11ed-bfe3-dac502259ad0.png

其中,物理層是最底層,這一層是封裝介質(zhì)的電氣接口。它包括電氣模擬前端AFE、發(fā)射器、接收器以及邊帶信道,可實現(xiàn)兩個裸片間的參數(shù)交換和協(xié)商。該層還具備邏輯PHY,可實現(xiàn)鏈路初始化、訓練和校準算法,以及通道的測試和修復功能。

芯粒適配器層負責鏈路管理功能以及協(xié)議仲裁和協(xié)商。它包括基于循環(huán)冗余校驗 CRC 和重試機制,以及可選的糾錯功能。

協(xié)議層可支持對一個或多個 UCIe 支持協(xié)議的實現(xiàn)。這些協(xié)議基于流控單元(Flit),用戶可根據(jù)需要選擇PCIe/CXL協(xié)議,也可以根據(jù)應用自定義流式傳輸協(xié)議。優(yōu)化的協(xié)議層可為用戶提供更高的效率和更低的延遲。

能否統(tǒng)一封裝內(nèi)互連技術(shù)?

芯粒間接口技術(shù)標準化,既可以為眾廠商提供技術(shù)發(fā)展路線圖做參考,又可以讓不同廠商生產(chǎn)的符合標準的芯粒自由組合,打破良率尺寸限制,建立起基于先進封裝技術(shù)的SoC開發(fā)新生態(tài)。

在當前已有的協(xié)議中,UCIe在協(xié)議完整性、支持廠商等方面都具有優(yōu)勢,也具備進一步的發(fā)展空間,例如支持更高的數(shù)據(jù)速率和3D封裝等,只不過由于UCIe技術(shù)相對較新,要成功推廣,還需要產(chǎn)業(yè)鏈上核心廠商在IP、工具和制造等方面提供足夠的支持。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4387

    瀏覽量

    222741
  • crc
    crc
    +關(guān)注

    關(guān)注

    0

    文章

    204

    瀏覽量

    30124
  • 晶片系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    5688
  • UCIe
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    1842

原文標題:為什么UCIe最適合多晶片系統(tǒng) ?

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    技術(shù)資訊 I 完整的 UCIe 信號完整性分析流程和異構(gòu)集成合規(guī)性檢查

    3D異質(zhì)集成(3DHI)技術(shù)可將不同類型、垂直堆疊的半導體芯片或芯粒(chiplet)集成在起,打造高性能系統(tǒng)。因此,處理器、內(nèi)存和射頻等不同功能可以集成到單個芯片或封裝上,從而提高
    的頭像 發(fā)表于 06-13 16:27 ?168次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 I 完整的 <b class='flag-5'>UCIe</b> 信號完整性分析流程和異構(gòu)集成合規(guī)性檢查

    VirtualLab:用于微結(jié)構(gòu)晶片檢測的光學系統(tǒng)

    摘要 在半導體工業(yè)中,晶片檢測系統(tǒng)被用來檢測晶片上的缺陷并找到它們的位置。為了確保微結(jié)構(gòu)所需的圖像分辨率,檢測系統(tǒng)通常使用高NA物鏡,并且工作在UV波長范圍
    發(fā)表于 05-28 08:45

    分享兩種前沿片上互連技術(shù)

    隨著臺積電在 2011年推出第版 2.5D 封裝平臺 CoWoS、海力士在 2014 年與 AMD 聯(lián)合發(fā)布了首個使用 3D 堆疊的高帶寬存儲(HBM)芯片,先進封裝技術(shù)帶來的片上
    的頭像 發(fā)表于 05-22 10:17 ?284次閱讀
    分享兩種前沿片上<b class='flag-5'>互連</b><b class='flag-5'>技術(shù)</b>

    半導體封裝革新之路:互連工藝的升級與變革

    在半導體產(chǎn)業(yè)中,封裝是連接芯片與外界電路的關(guān)鍵環(huán)節(jié),而互連工藝則是封裝中的核心技術(shù)。它負責將芯片的輸入輸出端口(I/O端口)與
    的頭像 發(fā)表于 02-10 11:35 ?728次閱讀
    半導體<b class='flag-5'>封裝</b>革新之路:<b class='flag-5'>互連</b>工藝的升級與變革

    SIP封裝技術(shù):引領電子封裝新革命!

    在電子技術(shù)的快速發(fā)展中,封裝技術(shù)作為連接芯片與外界的橋梁,其重要性日益凸顯。SIP封裝(System In a Package,系統(tǒng)
    的頭像 發(fā)表于 01-15 13:20 ?1677次閱讀
    SIP<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>:引領電子<b class='flag-5'>封裝</b>新革命!

    Alpahwave Semi推出全球首個64Gbps UCIe D2D互聯(lián)IP子系統(tǒng)

    Semi在高速互聯(lián)技術(shù)領域的又次飛躍。 據(jù)Alpahwave Semi介紹,其第三代64Gbps UCIe D2D IP子系統(tǒng)是在此前24Gbps、36Gbps兩代
    的頭像 發(fā)表于 12-25 14:49 ?731次閱讀

    系統(tǒng)封裝(SiP)技術(shù)介紹

    Si3P框架簡介 系統(tǒng)封裝(SiP)代表電子封裝技術(shù)的重大進步,將多個有源和無源元件組合在單個封裝中。本文通過Si3P框架探討SiP的基本
    的頭像 發(fā)表于 11-26 11:21 ?1831次閱讀
    <b class='flag-5'>系統(tǒng)</b>級<b class='flag-5'>封裝</b>(SiP)<b class='flag-5'>技術(shù)</b>介紹

    文了解晶圓級封裝中的垂直互連結(jié)構(gòu)

    隨著電子產(chǎn)品需求的不斷提升,半導體封裝技術(shù)的發(fā)展已經(jīng)從2D 結(jié)構(gòu)發(fā)展到2.5D 乃至3D結(jié)構(gòu),這對包括高密度集成和異質(zhì)結(jié)構(gòu)封裝在內(nèi)的系統(tǒng)封裝
    的頭像 發(fā)表于 11-24 11:47 ?1584次閱讀
    <b class='flag-5'>一</b>文了解晶圓級<b class='flag-5'>封裝</b>中的垂直<b class='flag-5'>互連</b>結(jié)構(gòu)

    先進封裝互連工藝凸塊、RDL、TSV、混合鍵合的新進展

    談先進封裝中的互連工藝,包括凸塊、RDL、TSV、混合鍵合,有哪些新進展?可以說,互連工藝是先進封裝的關(guān)鍵
    的頭像 發(fā)表于 11-21 10:14 ?3258次閱讀
    先進<b class='flag-5'>封裝</b>中<b class='flag-5'>互連</b>工藝凸塊、RDL、TSV、混合鍵合的新進展

    柔性基板異質(zhì)集成系統(tǒng)的印刷互連技術(shù)

    柔性基板上異質(zhì)集成在近些年被開發(fā)應用于高性能和柔性需求的應用場景。可靠的2D和3D布局對于系統(tǒng)的有效性至關(guān)重要。在采用傳統(tǒng)的互連技術(shù)又面臨機械以及熱性能的不兼容。例如超薄芯片太脆而難以承受引線鍵合
    的頭像 發(fā)表于 11-05 11:23 ?871次閱讀
    柔性基板異質(zhì)集成<b class='flag-5'>系統(tǒng)</b>的印刷<b class='flag-5'>互連</b><b class='flag-5'>技術(shù)</b>

    先進封裝技術(shù)趨勢

    半導體封裝已從傳統(tǒng)的 1D PCB 設計發(fā)展到晶圓級的尖端 3D 混合鍵合。這進步允許互連間距在個位數(shù)微米范圍內(nèi),帶寬高達 1000 GB/s,同時保持高能效。先進半導體
    的頭像 發(fā)表于 11-05 11:22 ?787次閱讀
    先進<b class='flag-5'>封裝</b>的<b class='flag-5'>技術(shù)</b>趨勢

    芯片和封裝互連技術(shù)的最新進展

    近年來,計算領域發(fā)生了巨大變化,通信已成為系統(tǒng)性能的主要瓶頸,而非計算本身。這轉(zhuǎn)變使互連技術(shù) - 即實現(xiàn)計算系統(tǒng)各組件之間數(shù)據(jù)交換的通道
    的頭像 發(fā)表于 10-28 09:50 ?1144次閱讀

    新思科技發(fā)布全球領先的40G UCIe IP,助力多芯片系統(tǒng)設計全面提速

    IP,可實現(xiàn)異構(gòu)和同構(gòu)芯片之間的快速連接。 新思科技40G UCIe PHY IP 能夠在同樣的芯片尺寸和能效基礎上,提供比 UCIe 規(guī)范高 25% 的帶寬。 集成了信號完整性監(jiān)控器和可測試性功能從而提高多芯片系統(tǒng)
    發(fā)表于 09-10 13:45 ?580次閱讀

    統(tǒng)一多云管理平臺怎么用?

     統(tǒng)一多云管理平臺的使用主要涉及資源納管、費用控制和智能運維等方面。統(tǒng)一多云管理平臺是種能夠同時管理多種公有云、私有云以及傳統(tǒng)IT環(huán)境的資源,并實現(xiàn)自動化和服務化交付的工具。它為企業(yè)提供了強大
    的頭像 發(fā)表于 08-14 11:28 ?474次閱讀

    Alphawave推出業(yè)界首款支持臺積電CoWoS封裝的3nm UCIe IP

    的3nm Die-to-Die(D2D)多協(xié)議子系統(tǒng)IP。這里程碑式的成果不僅標志著半導體互連技術(shù)的又次飛躍,還通過深度融合臺積電的Ch
    的頭像 發(fā)表于 08-01 17:07 ?1149次閱讀