本設(shè)計(jì)筆記顯示了一個(gè)電路，該電路修改了一個(gè)雙通道、電壓輸出數(shù)模轉(zhuǎn)換器（DAC），以節(jié)省功耗，并采用20V電源消耗小于5μA的電流。該電路可用于慢速或靜態(tài)應(yīng)用中的可編程電壓生成，例如微功耗儀器中的失調(diào)歸零。

下圖所示的雙通道電壓輸出DAC采用多種省電技巧組合，從20V電源吸收小于5μA的電流。該電路適合慢速或靜態(tài)應(yīng)用中可編程電壓生成的需求，例如微功耗儀器中的失調(diào)歸零。

該雙通道DAC電路提供兩個(gè)獨(dú)立的8位DAC，具有電壓輸出和一個(gè)公共基準(zhǔn)，采用20V電源吸收的電流小于5μA。

電流輸出DAC通常通過路由I的補(bǔ)碼來浪費(fèi)功率外接地。圖中的電路通過在反向電壓開關(guān)模式下操作每個(gè)DAC來避免功耗浪費(fèi)，在該模式下，基準(zhǔn)電壓施加到通常標(biāo)記為I的引腳上外.

本電路中的OUT引腳具有恒定且相對(duì)較低的輸入阻抗（11kΩ）。為了減小輸入電流，基準(zhǔn)電壓被分壓100 （從5V到50mV），因此僅向每個(gè)DAC輸入提供5μA電流。信號(hào)電平通過每個(gè)輸出放大器中的100補(bǔ)償增益恢復(fù)。廉價(jià)的 10MΩ/100kΩ 電阻網(wǎng)絡(luò)是需要多個(gè) 100：1 衰減器的不錯(cuò)選擇。雖然精度僅為2%，但它們的匹配和跟蹤比分立電阻器要好得多。

更大的縮放是不切實(shí)際的，因?yàn)樗据敵龇糯笃鞯氖д{(diào)為0.5mV （最大值）。放大100時(shí)，這些失調(diào)會(huì)產(chǎn)生±1%（0.05V）的最差輸出誤差。誤差在整個(gè)溫度范圍內(nèi)是恒定的，但在40°C范圍內(nèi)由于漂移引起的額外誤差通常為±<>/<> LSB。圖中所示的微功耗輸出放大器因其低電源電流而被選中，典型功耗為IDD僅 1μA。

最小化總電流消耗的最后一個(gè)要求是確保施加到IC1數(shù)字輸入的邏輯信號(hào)擺幅在每個(gè)供電軌的0.2V以內(nèi)。指定的最大值 IDD對(duì)于該條件，整個(gè)溫度為100μA，但此規(guī)格（與大多數(shù)CMOS I一樣）DD收視率）極其保守。我DD對(duì)于軌到軌擺動(dòng)可以忽略不計(jì)，但隨著擺動(dòng)接近 TTL 水平，擺幅會(huì)急劇上升。

審核編輯：郭婷