近日，深圳量子科學與工程研究院超導量子計算團隊在分布式量子計算研究方面取得突破性進展。他們提出并實現(xiàn)了超低損耗的量子芯片互聯(lián)技術，將芯片間量子態(tài)傳輸?shù)谋Ｕ娑忍岣叩絾涡酒剑?9%），展示了跨三個芯片的12比特最大糾纏態(tài)，奠定了大規(guī)模、可擴展分布式量子計算網(wǎng)絡的堅實基礎。相關研究成果于2023年2月16日以“Low-loss interconnects for modular superconducting quantum processors”為題發(fā)表在國際頂級學術期刊Nature Electronics上。

超導量子計算最近幾年發(fā)展迅速，有望在未來幾年擴展到數(shù)千個量子比特以上，并在此基礎上探索含噪中等規(guī)模量子器件（NISQ）的實際應用。然而超導量子比特尺寸較大，且每個比特需要專用射頻控制線路，因此隨著比特數(shù)量的增加，在單芯片上集成更多比特變得越來越困難。分布式量子計算通過把多個量子芯片互聯(lián)的方式構(gòu)建大規(guī)模量子處理器，該方案可以突破單芯片集成的困境，但是目前芯片間的高性能互聯(lián)是個技術瓶頸。

在本研究中，研究團隊經(jīng)過近2年的技術攻堅，采用一系列技術創(chuàng)新：研發(fā)了超低損耗且易于鍵合連接的超導同軸線，并在量子芯片上集成了阻抗轉(zhuǎn)換器以降低量子芯片連接界面的損耗。通過這些技術創(chuàng)新，實現(xiàn)了超高性能的超導量子芯片互聯(lián)，信道單光子品質(zhì)因子達到8.1×105，較之前報道的結(jié)果提高了一個數(shù)量級，信道相干時間（~26.4us）達到單芯片上量子比特的水平。在此基礎上，實現(xiàn)跨芯片量子態(tài)傳輸?shù)谋Ｕ娑冗_到99%，該項指標國際領先，為超導量子處理器的大規(guī)模擴展奠定了基礎。

圖1.分布式超導量子處理器

利用該低損耗芯片互聯(lián)技術，研究團隊實現(xiàn)了5個量子芯片的互聯(lián)，其中每個芯片上集成4個量子比特，構(gòu)成一個20比特的分布式量子處理器?；谠摲植际搅孔犹幚砥?，研究團隊展示了跨芯片多比特糾纏態(tài)的制備，實現(xiàn)了跨芯片分布的4比特Greenberger-Horne-Zeilinger （GHZ） 糾纏態(tài)，其保真度達到92%，達到單芯片上制備同類多比特糾纏態(tài)的水平，這是分布式超導量子處理器第一次在量子糾纏態(tài)制備上達到單芯片的性能，具有里程碑意義。通過更多的跨芯片量子態(tài)傳輸和單芯片上的邏輯門操作，研究團隊最終實現(xiàn)了跨三個芯片的12比特的最大糾纏態(tài)，該GHZ態(tài)保真度達到55.8%。

圖2. 跨芯片量子態(tài)傳輸和跨芯片多比特GHZ態(tài)生成的實驗結(jié)果

在該研究成果中，量子科學與工程研究院助理研究員牛晶晶為論文第一作者，劉松副研究員和鐘有鵬副研究員為通訊作者，俞大鵬院士為最后作者。該研究工作得到了廣東省科技廳、深圳市科創(chuàng)委、國家自然科學基金委和南方科技大學等部門的大力支持。

審核編輯 ：李倩