邏輯電路主時(shí)鐘
我們知道,不管哪一個(gè)平臺(tái), 要讓CPU跑起來(lái),就必須有一個(gè)主時(shí)鐘,在MTK平臺(tái)中,這個(gè)主時(shí)鐘多為26 MHz,高通平臺(tái)則為19.2MHz,其他平臺(tái),如ADI Marvel等多為13 Mhz,而在80C51系列單片機(jī)平臺(tái)中,主時(shí)鐘則多為11.0592 MHz。
在80C51系統(tǒng)中,CPU的工作頻率就是11.0592 MHz,但我們知道,手機(jī)CPU的主頻可不是26 MHz、19.2 MHz或者13 MHz這么低的頻率。以目前的手機(jī)平臺(tái)而言,CPU的主頻動(dòng)輒就在500MHz以上,很多甚至都已經(jīng)超過(guò)1GHz。那么,CPU的主頻時(shí)鐘從何而來(lái)? 另外一方面,手機(jī)的RF信號(hào),其頻率高達(dá)1~2GHz左右,這些時(shí)鐘又是從何而來(lái)的?
事實(shí)上,手機(jī)中的主時(shí)鐘,更多的是用來(lái)作為PLL (Phase Lock Loop)電路中的參考信號(hào)的。利用PLL中的閉環(huán)負(fù)反饋原理,使得輸出信號(hào)頻率 與主時(shí)鐘的頻率構(gòu)成一定關(guān)系, 如式下所示:
f out= Nf ref
f ref表示主時(shí)鐘頻率,fou表示PLL電路輸出頻率,N表示分頻比(多為復(fù)數(shù))。
對(duì)于某個(gè)確定的平臺(tái)或模塊,frer是 一定的,但只要對(duì)各個(gè)PLL電路設(shè)計(jì)不同的分頻系數(shù)N,就會(huì)得到頻率各不相同的fout。這便是在大多數(shù)手機(jī)平臺(tái)中,通常只有一個(gè)fref, 卻有不同fout的由來(lái),如主時(shí)鐘恒定為26 MHz,但RF TX頻率卻在1~2 GHz可配置。
另外,從式可以看出,只要主時(shí)鐘的頻率維持穩(wěn)定,則輸出信號(hào)頻率也可以維持穩(wěn)定,這也就是我們?cè)?a href="http://www.www27dydycom.cn/v/tag/82/" target="_blank">PCB布局布線(xiàn)中特別重視主時(shí)鐘信號(hào)隔離與保護(hù)的原因。
-
單片機(jī)
+關(guān)注
關(guān)注
6058文章
44822瀏覽量
644862 -
邏輯電路
+關(guān)注
關(guān)注
13文章
502瀏覽量
43084 -
cpu
+關(guān)注
關(guān)注
68文章
11011瀏覽量
215247 -
MTK
+關(guān)注
關(guān)注
2文章
182瀏覽量
49002 -
主時(shí)鐘
+關(guān)注
關(guān)注
0文章
8瀏覽量
6098
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
數(shù)字邏輯電路

組合邏輯電路課件
異步時(shí)序邏輯電路
鐘控傳輸門(mén)絕熱邏輯電路和SRAM的設(shè)計(jì)
數(shù)字邏輯電路
各種邏輯電路簡(jiǎn)介
組合邏輯電路和時(shí)序邏輯電路比較_組合邏輯電路和時(shí)序邏輯電路有什么區(qū)別

時(shí)序邏輯電路分析有幾個(gè)步驟(同步時(shí)序邏輯電路的分析方法)

什么是組合邏輯電路 如何使用verilog描述組合邏輯電路

組合邏輯電路和時(shí)序邏輯電路的區(qū)別和聯(lián)系

評(píng)論