一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的半加器設(shè)計

CHANBAEK ? 來源:小小研究生 ? 作者: xxyjs2020 ? 2023-05-12 14:50 ? 次閱讀

數(shù)電基礎(chǔ)

加法器用于兩個數(shù)或者多個數(shù)的加和,加法器又分為半加器(half adder)和全加器(full adder)。半加器電路是指對兩個輸入數(shù)據(jù)位相加,輸出一個結(jié)果位和進(jìn)位,沒有進(jìn)位輸入的加法器電路。是實現(xiàn)兩個一位二進(jìn)制數(shù)的加法運算電路。而全加器除了加數(shù)和被加數(shù)之和外還要加上上一級傳進(jìn)來的進(jìn)位信號。如果沒有理解,看真值表和邏輯式就理解了。

A B C S A+B={C,S}
0 0 0 0 S=A⊕B
0 1 0 1 C=AB
1 0 0 1
1 1 1 0
A B Ci-1 Ci S A+B+Ci-1={Ci,S}
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

全加器可看作兩個半加器和一個或門組成。

設(shè)計規(guī)劃

本例中我們實現(xiàn)最簡單的半加器。這個示例中,采用兩個按鍵作為信號輸入A和B,兩個LED燈作為輸出C和S。按下按鍵為低電平,LED燈為低電平時點亮。需要實現(xiàn)的功能是,按下AB時CS點亮,按下其中一個時只有C點亮,都不按下時只有S點亮。

根據(jù)真值表很容易畫出波形。

編寫代碼

module half_adder
(
input wire in1 , 
input wire in2 , 
output wire sum , 
output wire cout
);


 assign {cout, sum} = in1 + in2;
 endmodule

添加.v文件后編譯通過。點擊RTL viewer可以查看設(shè)計的硬件電路結(jié)構(gòu),和我們設(shè)計所表達(dá)的意思相同。

編寫testbench

`timescale 1ns/1ns
module tb_half_adder();


reg in1;
reg in2;
wire sum;
wire cout;


 initial begin
 in1 <= 1'b0;
 in2 <= 1'b0;
 end


 always #10 in1 <= {$random} % 2;
 always #10 in2 <= {$random} % 2;




 //--------------------half_adder_inst-----------------
 half_adder half_adder_inst
 (
 .in1 (in1 ), //input in1
 .in2 (in2 ), //input in2


 .sum (sum ), //output sum
 .cout (cout ) //output cout
 );


 endmodule

又是超級熟悉的testbench。

對比波形

波形與預(yù)想的一致。

分配管腳

按照設(shè)計規(guī)劃:采用S0和S1作為信號輸入A和B,LED0和LED1作為輸出C和S。按下AB(0+0)時CS(=00)都亮,按下其中一個(0+1)時只有C(01)亮,都不按下(1+1)時只有S(=10)亮。

全編譯后上板驗證

都不按時LED1亮

任意按一個時,LED0亮。

兩個都按下時,LED0和LED1都亮。

在完成這幾個實例的過程中,遇到了很多錯誤,但是只要會上網(wǎng),把報錯信息進(jìn)行檢索,都能圓滿解決。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21923

    瀏覽量

    612353
  • 加法器
    +關(guān)注

    關(guān)注

    6

    文章

    183

    瀏覽量

    30537
  • 全加器
    +關(guān)注

    關(guān)注

    10

    文章

    62

    瀏覽量

    28714
  • 數(shù)電
    +關(guān)注

    關(guān)注

    15

    文章

    64

    瀏覽量

    30258
  • 半加器
    +關(guān)注

    關(guān)注

    1

    文章

    29

    瀏覽量

    8896
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    #硬聲創(chuàng)作季 FPGA技術(shù)應(yīng)用:設(shè)計

    fpga
    Mr_haohao
    發(fā)布于 :2022年10月19日 17:08:24

    和全加器是算術(shù)運算電路中的基本單元,它們是完成1位二進(jìn)制數(shù)相加的一種組合邏輯電路。兩
    發(fā)表于 04-07 10:34 ?1.6w次閱讀
    <b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>

    最小邏輯電路 單電子成功研制

    在一項新研究中,韓國、日本和英國科學(xué)家組 成的科研小組僅用5個晶體管就制造出一個,它是 所有邏輯電路中最小的一種。
    的頭像 發(fā)表于 11-25 23:50 ?3576次閱讀

    全加器是什么?全加器和的區(qū)別?

    是能夠計算低位進(jìn)位的二進(jìn)制加法電路。與相比,全加器不只考慮本位計算結(jié)果是否有進(jìn)位,也考慮上一位對本位的進(jìn)位,可以把多個一位全加器級
    發(fā)表于 07-25 11:15 ?7.5w次閱讀
    全加器是什么?全加器和<b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>的區(qū)別?

    和全加器的原理及區(qū)別(結(jié)構(gòu)和功能)

    +加法和全加法是算術(shù)運算電路中的基本單元,它們是完成1位二進(jìn)制相加的一種組合邏輯電路。
    的頭像 發(fā)表于 07-25 11:37 ?34.1w次閱讀
    <b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>和全加器的原理及區(qū)別(結(jié)構(gòu)和功能)

    全加器真值表和真值表詳細(xì)分析

    、全加器是組合電路中的基本元器件,也是CPU中處理加法運算的核心,理解、掌握并熟練應(yīng)用是硬件課程的最基本要求。
    的頭像 發(fā)表于 07-25 14:39 ?14.1w次閱讀
    全加器真值表和<b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>真值表詳細(xì)分析

    電路原理圖資料免費下載

    電路是指對兩個輸入數(shù)據(jù)位相加,輸出一個結(jié)果位和進(jìn)位,沒有進(jìn)位輸入的加法器電路。 是實現(xiàn)兩個一位二進(jìn)制數(shù)的加法運算電路。
    發(fā)表于 07-08 08:00 ?18次下載
    <b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>電路原理圖資料免費下載

    電路原理圖

    電路原理圖免費下載。
    發(fā)表于 06-11 10:51 ?24次下載

    基于CPLD/FPGA整數(shù)分頻設(shè)計方案

    基于CPLD/FPGA整數(shù)分頻設(shè)計方案
    發(fā)表于 06-17 09:37 ?21次下載

    真值表

    是實現(xiàn)兩個一位二進(jìn)制數(shù)加法運算的電子器件,具有被加數(shù)A和加數(shù)B兩個輸入端、輸出端Y,經(jīng)常被應(yīng)用在算數(shù)運算電路中,用于計算兩個一位二進(jìn)制相加,不考慮低位進(jìn)位。
    的頭像 發(fā)表于 07-09 09:46 ?5.3w次閱讀
    <b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b> <b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>真值表

    vhdl描述

    vhdl描述
    發(fā)表于 02-24 11:08 ?0次下載

    如何去實現(xiàn)一個電路的設(shè)計呢?

    加法器用于兩個數(shù)或者多個數(shù)的和,加法器又分為(half adder)和全加器(full adder)。
    的頭像 發(fā)表于 05-22 15:22 ?6017次閱讀
    如何去實現(xiàn)一個<b class='flag-5'>半</b><b class='flag-5'>加</b><b class='flag-5'>器</b>電路的設(shè)計呢?

    FPGA常用運算模塊-乘

    本文是本系列的第三篇,本文主要介紹FPGA常用運算模塊-乘,xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
    的頭像 發(fā)表于 05-22 16:17 ?2092次閱讀
    <b class='flag-5'>FPGA</b>常用運算模塊-乘<b class='flag-5'>加</b><b class='flag-5'>器</b>

    和全加器的功能特點

    和全加器是數(shù)字電路中的基本組件,用于執(zhí)行二進(jìn)制數(shù)的加法運算。它們在計算機(jī)、微處理和其他數(shù)字系統(tǒng)中扮演著重要角色。
    的頭像 發(fā)表于 10-18 11:10 ?3016次閱讀

    和全加器的區(qū)別是什么

    (Half Adder)和全加器(Full Adder)是數(shù)字電路中的基本組件,用于執(zhí)行二進(jìn)制加法運算。它們的主要區(qū)別在于功能和輸入輸出的數(shù)量。 1. 功能差異
    的頭像 發(fā)表于 10-18 11:12 ?8148次閱讀