前言：從今天開始，我們會(huì)定期整理FPGA交流群（包括其他FPGA博主的群）里面有價(jià)值的問題，并匯總成文章，如果問題多的話就每周整理一期，如果問題少就每兩周整理一期，一方面是希望能幫到不經(jīng)?？慈合⒌男』锇?，另一方面也算是我們的技術(shù)積累。

Q：FPGA中的Bank和Clock Region有什么關(guān)系？

A：這應(yīng)該是很多FPGA工程師都很困惑或者沒有認(rèn)真相關(guān)的一個(gè)問題，首先來看Clock Region的定義，我們以7系列為例：

image-20230513230025082

可以看出，Clock Region是包含很多東西的：CLB、CMT、BUFG、BUFH等，當(dāng)然也包括IO Bank，CLB中又包含了FF、LUT、DSP等資源。

而IO Bank的定義如下：

I/ObanksarecollectionsofI/Oblocks(IOBs),withconfigurableSelectIOdriversandreceivers,supportingawidevarietyofstandardinterfaces,bothsingle-endedanddifferential.

可以看出，IO Bank一般就是指一堆有相同特性的 IO的合集，所以我們一般不會(huì)說一個(gè)bank里面包含F(xiàn)F/DSP這些資源。

Q：FPGA中如何對(duì)寄存器類型做初始化？

A：FPGA的初始化其實(shí)比ASIC更靈活一些，initial語句原本是用于仿真時(shí)的初始化，但在FPGA中，initial是可以被綜合的，這是因?yàn)镕PGA是基于SRAM查找表結(jié)構(gòu)實(shí)現(xiàn)的，上電后需要從外部加載配置信息，這個(gè)時(shí)候initial可以讓存儲(chǔ)器載入一個(gè)初始化文件，實(shí)現(xiàn)初始化的操作。

但對(duì)于ASIC的話，initial只能用于仿真，無法綜合。

我們甚至還可以采用如下的方式進(jìn)行初始化：

initialbegin:INIT
$readmemh(pMemInit,mem_bk);
end

審核編輯：湯梓紅