在了解芯片沉積工藝之前，先要闡述下薄膜（thin film）的概念。 薄膜材料是厚度介于單原子到幾毫米間的薄金屬或有機(jī)物層 。

在芯片進(jìn)行光刻、刻蝕之前，需要沉積一層薄膜。這層薄膜可能是各種化合物外延，多晶硅柵極，金屬層導(dǎo)體等等。 通過(guò)對(duì)這層薄膜的光刻、刻蝕，才能雕刻出邏輯電路的溝槽，從而裝上各種導(dǎo)體和絕緣體，以來(lái)形成邏輯電路的連接 。（下圖是NMOS立體示意圖）

沉積工藝

沉積又叫做淀積，一般通過(guò)物理方法在晶圓表面噴上去或者通過(guò)化學(xué)方法在晶圓上長(zhǎng)出來(lái) 。沉積工藝非常直觀，將晶圓基底投入沉積設(shè)備中，待形成充分的薄膜后，清理殘余的部分就可以進(jìn)入下一道工序。

由于市場(chǎng)對(duì)電子產(chǎn)品的性能和低電耗的要求越來(lái)越高，薄膜沉積也變得越來(lái)越復(fù)雜。不同于在表面刷一層漆那樣簡(jiǎn)單，在硅片或晶圓上沉積一層，往往是納米級(jí)別的薄膜，致密性和均勻性也有著極高的要求。

沉積工藝也可分為化學(xué)氣相沉積（CVD，Chemical Vapor Deposition）和物理氣相沉積（PVD，Physical Vapor Deposition）。

CVD的優(yōu)點(diǎn)是速率快，由于在晶圓表面發(fā)生化學(xué)反應(yīng)，擁有優(yōu)秀的臺(tái)階覆蓋率。但是缺點(diǎn)也很明顯，產(chǎn)生副產(chǎn)物廢棄。PVD的優(yōu)點(diǎn)是無(wú)副產(chǎn)物，沉積薄膜的純度高，因此多用于純凈物的金屬布線 。

還有一種特殊的沉積方式，即原子層沉積（ALD，Atomic Layer Deposition）。原子層沉積與普通的化學(xué)沉積又相似之處，但是又有不同的生長(zhǎng)方式。 ALD最大優(yōu)勢(shì)在于沉積層極其均勻的厚度和優(yōu)異的臺(tái)階覆蓋率 。（下圖為ALD示意圖）

物理氣相沉積

物理氣相沉積是指在真空條件下采用物理方法將材料源（固體或液體）表面氣化成氣態(tài)原子或分子，或部分電離成離子，并通過(guò)低壓電氣（或等離子體）過(guò)程，在基體表面沉積具有某種特殊功能的薄膜的技術(shù) 。（下圖是濺射鍍膜的原理圖）

早在20世紀(jì)初，PVD技術(shù)就有應(yīng)用。在進(jìn)入半導(dǎo)體發(fā)展黃金期，工程師們發(fā)現(xiàn)PVD沉積溫度低且可控制在500攝氏度以下，受到了業(yè)界的青睞。

在此前，由于溫度低于大部分工件的回火溫度，對(duì)工件的強(qiáng)度和韌性沒(méi)有影響，PVD技術(shù)被應(yīng)用于高精度刀具，磨具和摩擦磨損件的最終處理工藝。目前， PVD用于半導(dǎo)體制造領(lǐng)域邏輯和儲(chǔ)存器上制造超薄，超純金屬和過(guò)渡金屬氮化物薄膜 。

總結(jié)

在早期半導(dǎo)體發(fā)展的歷程中，物理氣相沉積發(fā)揮了巨大的作用。隨著半導(dǎo)體微細(xì)化趨勢(shì)，尤其是智能手機(jī)的崛起，讓化學(xué)氣相沉積和原子層沉積，得到了極大的研究和發(fā)展。