隨著業(yè)界對增加晶體管密度、增加帶寬和降低功耗的需求越來越迫切，許多 IC 設(shè)計和封裝團隊都在深入研究如何增加垂直堆疊多個芯片裸片（die）和小芯片（chiplet）的方案。這種被稱為3D-IC 的技術(shù)有望實現(xiàn)許多超越傳統(tǒng)單裸片在單平面設(shè)計的優(yōu)勢。其架構(gòu)可以將多個同質(zhì)和異質(zhì)的裸片/小芯片 Chiplet（例如邏輯、內(nèi)存、模擬和射頻功能）整合到同一設(shè)計中。這為系統(tǒng)級芯片（SoC）的集成提供了一個替代方案，支持設(shè)計人員希望集成在單一設(shè)計中的所有功能，并因此節(jié)省在新的制程節(jié)點重新設(shè)計這些功能而花費的昂貴成本。

3D-IC 有望在網(wǎng)絡(luò)、圖形、AI/ML 和高性能計算等領(lǐng)域產(chǎn)生廣泛影響，特別是對于需要超高性能、低功耗器件的應(yīng)用而言。具體的應(yīng)用領(lǐng)域包括多核 CPUs、GPUs、數(shù)據(jù)包緩沖器/路由器、智能手機和 AI/ML 應(yīng)用。雖然人們對這一新興技術(shù)很感興趣，但它仍然處于早期階段。缺乏標(biāo)準(zhǔn)的定義、供應(yīng)鏈生態(tài)系統(tǒng)仍在不斷變化，并且需要解決設(shè)計、分析、驗證和測試方面的挑戰(zhàn)。

從設(shè)計的角度來看，要實現(xiàn)真正的 3D 集成，需要對某些設(shè)計工具進行一些加強。尤其在架構(gòu)分析、熱分析、多裸片間的排置、時序、測試和驗證方面的功能都需要提升。此外，還需要新的系統(tǒng)級功能，如頂層規(guī)劃和優(yōu)化、芯片裸片（die）之間和小芯片（chiplet）之間的信號完整性和 IC/封裝協(xié)同設(shè)計。其中一些功能現(xiàn)在已經(jīng)具備，可以在系統(tǒng)設(shè)計工具中實現(xiàn)。

最終，設(shè)計人員需要能將所需功能全部匯聚到單一集成的設(shè)計平臺的解決方案。成功的 3D-IC 設(shè)計環(huán)境可以在前期階段捕獲頂層設(shè)計意圖，通過早期的功耗/發(fā)熱估算支持抽象化，并通過實現(xiàn)、提取、時序收斂、測試、分析和封裝之間實現(xiàn)融合。

本白皮書為PDF版本，全長7頁，將簡要介紹3D-IC 技術(shù)，并討論設(shè)計挑戰(zhàn)、生態(tài)系統(tǒng)要求和所需的解決方案。雖然各種類型的多晶粒封裝已經(jīng)存在多年，但本白皮書的關(guān)注重點是 3D 集成和多個堆疊裸片的封裝：

1. 引言

2. 近距離分析 3D-IC

3. 3D-IC 設(shè)計挑戰(zhàn)與設(shè)計需求

4. 數(shù)據(jù)提取和分析

5. 面向測試的設(shè)計

6. 打造 3D-IC 生態(tài)系統(tǒng)

7. 結(jié)論

點擊文末“閱讀原文”

免費下載白皮書