2023年5月9日至11日，首屆EDA國際研討會（International Symposium of EDA，ISEDA）于在中國南京隆重舉辦。作為業(yè)內(nèi)知名的數(shù)字前端驗證 EDA 解決方案供應(yīng)商，思爾芯受邀參加這場中國首個 EDA 領(lǐng)域?qū)I(yè)盛會，并積極參與了會議的各個環(huán)節(jié)。與來自國內(nèi)外的知名學(xué)者、高校專家和企業(yè)領(lǐng)袖齊聚一堂，共同探討 EDA 領(lǐng)域的前沿技術(shù)和未來發(fā)展趨勢。
在此次研討會上，思爾芯總裁林鎧鵬先生發(fā)布了一場重要的技術(shù)演講，介紹了當(dāng)前超大規(guī)模集成電路驗證中必備的硬件仿真器和原型驗證系統(tǒng)的部分核心技術(shù)，對大型多核組網(wǎng)的編譯流程遇到的技術(shù)挑戰(zhàn)，提供了一些相關(guān)技術(shù)方案和實現(xiàn)思路。

在整個數(shù)字芯片開發(fā)的過程中，功能驗證是非常重要的一部分，其中包含了硬件仿真、原型驗證等多種驗證手段。隨著集成電路設(shè)計規(guī)模的增長，涉及的芯片系統(tǒng)也變得越來越復(fù)雜，單個 FPGA 大多數(shù)無法提供足夠的邏輯資源，這就不可避免地要進行設(shè)計分割，將設(shè)計映射到多個 FPGA 上來進行驗證和調(diào)試，也意味著設(shè)計編譯會變得非常耗時和困難。工程師想要盡可能快地完成編譯和驗證工作，同時保證設(shè)計的正確性和可靠性。這就需要充分考慮如快速綜合、架構(gòu)驅(qū)動的設(shè)計分割、時延驅(qū)動的 TDM 分配、擁塞預(yù)測的互聯(lián)組網(wǎng)等多方面的因素。
思爾芯有著高效的編譯、分割和驗證技術(shù)可以有效解決上述挑戰(zhàn)。通過引入機器學(xué)習(xí)，自適應(yīng)系統(tǒng)組網(wǎng)分割，并行多策略編譯等技術(shù)，可更快的獲得更高的成功機會。相關(guān)技術(shù)不但可應(yīng)用于硬件仿真和原型驗證，對于AI加速，HPC系統(tǒng)設(shè)計也有明顯的參考價值。
思爾芯將這一系列技術(shù)應(yīng)用于自研的原型驗證（Prodigy芯神瞳）、硬件仿真（ OmniArk 芯神匠）等 EDA 工具上。這些技術(shù)的應(yīng)用可以更好地支持工程師進行編譯和驗證工作，提高整個 SoC 設(shè)計的效率和質(zhì)量，大大縮短整個芯片開發(fā)周期。思爾芯作為數(shù)字前端驗證 EDA 解決方案供應(yīng)商，其解決方案涵蓋芯片設(shè)計驗證的完整流程，從早期的芯片規(guī)劃驗證到軟硬件協(xié)同驗證都有相應(yīng)的解決方案。豐富的產(chǎn)品線包含架構(gòu)設(shè)計、軟件仿真、硬件仿真、原型驗證和驗證云等，有著完善的功能驗證布局。尤其是在原型驗證方面有著近 20 年商業(yè) EDA 工具產(chǎn)品技術(shù)和市場經(jīng)驗，對此有著成熟的技術(shù)與更前沿的見解。因此，思爾芯在該領(lǐng)域一直有著豐富的經(jīng)驗和技術(shù)，可以為學(xué)術(shù)界和工業(yè)界提供創(chuàng)新性的解決方案。
思爾芯總裁林鎧鵬先生發(fā)布的重要技術(shù)演講使得在場觀眾深受啟發(fā)，這將有助于推動 EDA 技術(shù)的發(fā)展，并架起 EDA 研究人員和芯片開發(fā)人員之間富有成效和新穎的溝通交流橋梁。同時，林鎧鵬表示，思爾芯將通過持續(xù)支持 EDA 學(xué)術(shù)競賽，推進產(chǎn)學(xué)研合作等方式，培養(yǎng)更多 EDA 人才，研究更多前沿算法，共同開發(fā)更先進的驗證工具。 //