圖案化工藝包括曝光(Exposure)、顯影(Develope)、刻蝕(Etching)和離子注入等流程。其中，刻蝕工藝是光刻(Photo)工藝的下一步，用于去除光刻膠(Photo Resist，PR）未覆蓋的底部區(qū)域，僅留下所需的圖案。這一工藝流程旨在將掩模(Mask)圖案固定到涂有光刻膠的晶圓上(曝光→顯影)并將光刻膠圖案轉(zhuǎn)印回光刻膠下方膜層。隨著電路的關(guān)鍵尺寸(Critical Dimension, CD)小型化(2D視角)，刻蝕工藝從濕法刻蝕轉(zhuǎn)為干法刻蝕，因此所需的設(shè)備和工藝更加復(fù)雜。由于積極采用3D單元堆疊方法，刻蝕工藝的核心性能指數(shù)出現(xiàn)波動(dòng)，從而刻蝕工藝與光刻工藝成為半導(dǎo)體制造的重要工藝流程之一。

1.沉積和刻蝕技術(shù)的發(fā)展趨勢

圖1. 沉積和刻蝕技術(shù)發(fā)展趨勢

在晶圓上形成“層(Layer)”的過程稱為沉積(化學(xué)氣相沉積(CVD)、原子層沉積(ALD)和物理氣相沉積(PVD))，在所形成的“層“上繪制電路圖案的過程稱為曝光?？涛g是沉積和曝光工藝之后在晶圓上根據(jù)圖案刻化的過程。光刻工藝的作用類似于畫一張草圖，真正使晶圓發(fā)生明顯變化的是沉積和刻蝕工藝。

自從半導(dǎo)體出現(xiàn)以來，刻蝕和沉積技術(shù)都有了顯著發(fā)展。而沉積技術(shù)最引人注目的創(chuàng)新是從溝槽法(Trench)轉(zhuǎn)向堆疊法(Stack)，這與20世紀(jì)90年代初裝置容量從1兆位(Mb)DRAM發(fā)展成4兆位(Mb)DRAM相契合。刻蝕技術(shù)的一個(gè)關(guān)鍵節(jié)點(diǎn)是在2010年代初，當(dāng)時(shí)3D NAND閃存單元堆疊層數(shù)超過了24層。隨著堆疊層數(shù)增加到128層、256層和512層，刻蝕工藝已成為技術(shù)難度最大的工藝之一。

2.刻蝕方法的變化

圖2. 小型化(2D)與刻蝕方法的發(fā)展

在2D(平面結(jié)構(gòu))半導(dǎo)體小型化和3D(空間結(jié)構(gòu))半導(dǎo)體堆疊技術(shù)的發(fā)展過程中，刻蝕工藝也在不斷發(fā)展變化。在20世紀(jì)70年代，2D半導(dǎo)體為主流，電路關(guān)鍵尺寸(CD)從100微米(?)迅速下降到10微米(?)，甚至更低。在此期間，半導(dǎo)體制造流程中的大部分重點(diǎn)工藝技術(shù)已經(jīng)成熟，同時(shí)刻蝕技術(shù)已經(jīng)從濕法刻蝕過渡到干法刻蝕。對于層切割技術(shù)，最先采用的是化學(xué)濕法，這是一種相對簡單的技術(shù)。由于從20世紀(jì)70年代早期開始，化學(xué)濕法難以滿足5微米(?)關(guān)鍵尺寸的要求，從而開發(fā)出利用等離子體的干法。發(fā)展到今天，刻蝕工藝大多采用干法，而濕法刻蝕技術(shù)后來發(fā)展應(yīng)用于清潔過程。

3.濕法刻蝕和干法刻蝕的優(yōu)缺點(diǎn)

圖3. 濕法刻蝕和干法刻蝕的優(yōu)缺點(diǎn)

濕法刻蝕因?yàn)槭褂靡后w速度更快，每分鐘去除的深度更大，但不會(huì)形成類似于直方的結(jié)構(gòu)。濕法刻蝕會(huì)均勻地刻蝕所有方向，從而導(dǎo)致橫向方向上的損耗，而對于CD小型化應(yīng)該避免這種現(xiàn)象。相反，干法刻蝕可以在某一特定方向上進(jìn)行切割，使得實(shí)現(xiàn)理想中納米(nm)級的超精細(xì)圖案輪廓。

此外，濕法刻蝕會(huì)產(chǎn)生環(huán)境污染，因?yàn)槭褂眠^的液體溶液需在此工藝完成后進(jìn)行丟棄處理。相比之下，采用干法刻蝕時(shí)，排放管線中會(huì)布置洗滌器，這能夠在向大氣中排放廢氣之前經(jīng)過中和過程，從而減少對環(huán)境的影響。

然而，由于晶圓上方數(shù)多層復(fù)雜地纏繞在一起，所以在采用干法刻蝕過程中很難瞄準(zhǔn)某一特定的層(膜)。在針對某一特定層進(jìn)行刻蝕時(shí)，采用濕法刻蝕會(huì)更容易進(jìn)行，因?yàn)樗捎没瘜W(xué)反應(yīng)進(jìn)行刻蝕。而在進(jìn)行選擇性刻蝕時(shí)使用干法并不容易，因?yàn)樾枰Y(jié)合物理和化學(xué)技術(shù)。

4.刻蝕工藝流程及相關(guān)問題

圖4. 刻蝕相關(guān)工藝流程

刻蝕工藝流程始于形成薄膜，在其上施加光刻膠，并進(jìn)行曝光、顯影、刻蝕、灰化、清潔、檢查和離子注入等步驟，以形成三個(gè)TR端子，這是半導(dǎo)體制造的核心工藝。如果在顯影過程中不能順利切割光刻膠，則剩余的光刻膠會(huì)妨礙刻蝕。如果在刻蝕過程中未能對目標(biāo)層進(jìn)行充分刻蝕，則不能按計(jì)劃注入離子，因?yàn)殡s質(zhì)會(huì)妨礙離子注入。如果干法刻蝕后未能徹底清除殘留的聚合物，也會(huì)產(chǎn)生同樣的后果。如果由于時(shí)間控制失敗，等離子體的離子氣體量太大或薄膜刻蝕過度，會(huì)對下層薄膜造成物理性損傷。

因此，在干刻蝕工藝中精準(zhǔn)控制終點(diǎn)(EOP：End of Point)至關(guān)重要。徹底檢查刻蝕條件以及灰化和清潔過程也非常重要。如果晶圓刻蝕不均勻，則晶圓可能遭到退貨，而且刻蝕不足比過度刻蝕更為致命。

由于刻蝕工藝涉及的步驟非常復(fù)雜，我打算將其分為兩部分進(jìn)行闡述。在這一部分中，我們闡述了刻蝕技術(shù)的歷史和發(fā)展方向。在下一部分中，我們將對等離子體和刻蝕之間的關(guān)系、RIE、刻蝕方法、縱橫比以及刻蝕速度進(jìn)行詳細(xì)闡述。