1.原理

半加器

全加器

當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)。第二位的相加有兩個(gè)待加數(shù)和，還有一個(gè)來自前面低位送來的進(jìn)位數(shù)。這三個(gè)數(shù)相加，得出本位和數(shù)（全加和數(shù)）和進(jìn)位數(shù)。這種就是“全加"真值表：

2.編程思路

（1）根據(jù)真值表編寫

按照半加器和全加器的真值表寫出輸出端的邏輯表達(dá)式，對(duì)半加器，輸出的進(jìn)位端是量輸入的“與”，輸出的計(jì)算結(jié)果是量輸入的異或；對(duì)全加器，也按照邏輯表達(dá)式做。

//半加器模塊
module adder_half(  
inputa,
inputb,
output regsum,
output regcout
);

//這里的always @(*)搭配里面的“=”阻塞賦值符號(hào)
//實(shí)現(xiàn)的效果和 assign sum = a ^ b; assign cout = a & b;是一樣的
always @(*)
begin
sum = a ^ b;
cout = a & b;
end
endmodule

全加器：

module all_adder(cout,sum,a,b,cin);

input a,b,cin;
output sum,cout;

wire sum,cout;

assign sum=a^b^cin;
assign cout=(a&b)|(a&cin)|(b&cin);
endmodule

3.問題匯總

（1）`timescale 1 ns/1 ps

timescale是verilog中的一種時(shí)間尺度預(yù)編譯指令，用來定義仿真時(shí)的時(shí)間單位和時(shí)間精度，左邊是時(shí)間單位，右邊是時(shí)間精度，時(shí)間單位是用于編寫激勵(lì)文件，時(shí)間精度是顯示時(shí)的刻度，比如#100也就是100ns。時(shí)間精度不能大于時(shí)間單位，比如timescale 1 ns/1 ps是正確的，而timescale 1 ps/1 ns是錯(cuò)誤的。

（2）#({$random}%100)

首先，#代表延時(shí)，這個(gè)語句表示延時(shí)隨機(jī)的一個(gè)時(shí)間，結(jié)合`timescale 1 ns/1 ns是延時(shí)隨機(jī)的ns。

$random 是 verilog 中產(chǎn)生隨機(jī)數(shù)的系統(tǒng)函數(shù)，在調(diào)用時(shí)返回一個(gè) 32 位的隨機(jī)數(shù)，是帶符號(hào)的整形數(shù)。有幾種用法：

random 和random()意義一樣，都是產(chǎn)生隨機(jī)數(shù)；

$random%100 在-99 到 99 之間產(chǎn)生隨機(jī)數(shù)；

{$random}%100 采用位拼接符，在 0 到 100 之間產(chǎn)生隨機(jī)數(shù)；

如 seed =10, $random(seed) 根據(jù) seed 值產(chǎn)生隨機(jī)數(shù)，而后 seed 值也會(huì)更新。

（3）add t0(.cin(cin), .a(a), .b(b), .sum(sum), .count(count));

例化的格式，先建立一個(gè)叫add的模塊（module），有5個(gè)引腳，分別是cin/a/b/sum/count，例化的模塊叫做t0，比較簡(jiǎn)單的例化方式就是如上所示的，括號(hào)外的引腳與括號(hào)內(nèi)的引腳名稱完全一致，無需區(qū)分。

實(shí)際上，括號(hào)外的引腳名稱代表的是模塊定義時(shí)的引腳，括號(hào)內(nèi)的引腳是目前實(shí)際使用的引腳名稱，如可以將@大神袁的測(cè)試文件改為：

`timescale 1 ns/1 ns

module top_tb();

reg a1;

reg b1;

wire sum1;

wire count1;

initial

begin

a1 = 0;

b1 = 0;

forever

begin

#({$random}%100)

a1 = ~a1;

#({$random}%100)

b1 = ~b1;

end

end

top t0(.a(a1), .b(b1), .sum(sum1), .count(count1));

endmodule

（4）對(duì)于延時(shí)，可以采用直接賦值的延時(shí)，如#5，使用隨機(jī)延時(shí)目前暫時(shí)不常用。

當(dāng)仿真到想結(jié)束時(shí)，可以在initial塊的最后加$finish（此處可參考@大神李），即調(diào)用系統(tǒng)函數(shù)結(jié)束仿真，否則，仿真在ModelSim中會(huì)一直進(jìn)行下去，不方便觀察（在Vivado中設(shè)置的第一次仿真結(jié)束時(shí)間停止，默認(rèn)1ns）。

此外，這里建議使用stop來代替finish，即停止仿真，在ModelSim中是暫停了仿真，而$finishi則可能會(huì)退出，看不到仿真波形。