本文作者：

DSG Product Engineering Group 劉杰

我們知道，一塊芯片的性能通常通過頻率、功耗、面積（即 PPA）三個方面去評估。在芯片設計過程中，工程師經(jīng)常會對頻率，面積進行調(diào)整，但是很少會對芯片供電網(wǎng)絡（即 PG）進行比較大的調(diào)整，甚至在一些情況下明知道目前的 PG 可能不是最優(yōu)的，工程師也沒有動力去調(diào)整，為什么呢？

因為在傳統(tǒng)的設計方法下，想要設計一個滿足各方面要求的 PG 網(wǎng)絡，是需要花費大量時間的。

“

1

一方面是設計一個合理的 PG 網(wǎng)絡本身需要較高的試錯成本，工程師需要對其中的每個參數(shù)進行精確計算，甚至拼湊才可能得到符合要求的結果。所以一套成熟的 PG 腳本都是經(jīng)過十幾甚至幾十個版本的不斷打磨迭代最終形成的。

“

2

第二方面是 PG 腳本運行費時，動則十幾甚至幾十個小時的運行時間，也是設計過程中的一大痛點。

那我們有沒有什么解決方案，可以幫助工程師用原來十分之一甚至更少的時間設計出一個合格的電源網(wǎng)絡，并且可以根據(jù)不同的設計要求快速調(diào)整呢？

答案便是由 Cadence 提供的新型電源網(wǎng)絡設計方法 —— PSDL。

?

什么是 PSDL？

PSDL 是 PG Structure Description Language 的簡稱，顧名思義，它是 Innovus 中一種全新的電源網(wǎng)絡結構的描述語言。

PSDL 主要包含兩部分的內(nèi)容：

1	每層金屬電源走線的樣式；
2	不同層金屬電源走線的連接關系。當我們能夠把上面兩部分的內(nèi)容都說清楚的時候，芯片的電源網(wǎng)絡其實自然就形成了。

PSDL 的工作模式以及相比傳統(tǒng) PG 產(chǎn)生

流程，它有什么樣的優(yōu)點？

在介紹 PSDL 的優(yōu)點之前，我們首先對比一下 PSDL 與傳統(tǒng)流程的區(qū)別。如下圖：

傳統(tǒng)流程：

在 floorplan 階段，通過一條條執(zhí)行以 addStripe 為核心的命令的方式，完成 PG 創(chuàng)建。

PSDL流程：

在 floorplan 階段，讀入完整的 PSDL 文件，然后調(diào)用 Innovus 內(nèi)部的 flash PG 引擎，一次性生成 PG 網(wǎng)絡。

其中 flash PG 引擎工作時又分為兩種模式，快速模式（fast mode）和完整模式（complete mode）。其中快速模式用于快速產(chǎn)生 PG，幫助工程師檢查 PG pattern 是否符合設計要求并進行功耗分析；完整模式是在快速模式的基礎上，工具嘗試檢查并處理 PG 產(chǎn)生的 DRC，希望可以在修理 DRC 的基礎上保證 PG 連接性。工程師可以根據(jù)不同的需求場景，選擇使用不同的模式，充分發(fā)揮 PSDL 的優(yōu)勢。

· PSDL 的優(yōu)點

?

相比 TCL 腳本，更加便于理解和書寫，便于工程師快速學習應用。

?

運行速度更快。PSDL 調(diào)用新的 Flash PG 引擎可以大幅提升 PG 生成速度，相比傳統(tǒng)的 addStripe 腳本方式普遍可以提升 10 倍左右。

?

通用性高，不依賴于芯片的大小及 floorplan 等信息。針對不同的設計需求，不同的工藝，通過一些微小的調(diào)整可以實現(xiàn)快速遷移復用。

?

自動從 LEF 文件中提取不同層金屬的物理信息。減少工程師重復的測量，計算等基礎工作，讓工程師有更多精力專注在 PG 結構設計方面。

下面是不同客戶的實際案例測試結果，發(fā)現(xiàn)新的 Flash PG 引擎在運行速度方面普遍可以提升 10 倍左右。同時我們也發(fā)現(xiàn)，當芯片的 PG 結構越復雜，并且造成傳統(tǒng) PG 腳本越臃腫時（如 case 4），PSDL 展現(xiàn)出的優(yōu)勢也更加明顯。

?

· PSDL 包含哪些內(nèi)容？

一個完整的 PSDL 文件主要包括 VARIABLE、PATTERN、AREA、REGION。其中，PATTERN 和 REGION 是必須的部分，其他部分可以根據(jù)實際情況進行增減。

?

PATTERN：

用于描述 PG 中每一層金屬走線的具體結構樣式；包括名稱，類型，走線方向，線寬，間距，長度等基礎信息。

?

REGION：

用于描述在一個具體的區(qū)域，產(chǎn)生某種類型的 PG 網(wǎng)絡結構，主要包括所選區(qū)域，金屬層信息等。其中區(qū)域選擇可以是芯片中的任何區(qū)域，比如一個 block，instance，或者是一個 cell。這種通過單個指令便可實現(xiàn)在特定區(qū)域產(chǎn)生 PG 的方式，大大減輕了傳統(tǒng)方式中用腳本命令進行面積計算的工作量，進一步提升工作效率，減少工具運算時間。

?

METAL：

用于描述具體的一層中，所走金屬線的類型及位置。如下圖，表示在選定區(qū)域中，M3 上面vdd 使用前面定義的 pattern_Z（STAPLE類型）和 pattern_A（STRIPE）。其中初始偏移量、間距、數(shù)量可以由 OFFSET、STEPDISTANCE、SIZE 等進行定義。

?

FOLLOW 和 ALIGNMENT：

作為 PSDL 中的另一大亮點，工程師可以通過 FOLLOW 和 ALIGNMENT 描述不同金屬線的相對位置關系，實現(xiàn)更加智能化的 PG 設計。通過這種方式，不但可以減少不必要的手動計算工作，也可以保證不同層之間的連接性，同時在需要調(diào)整時也非常容易。

PSDL 相比傳統(tǒng)方式，不但在運行速度上展現(xiàn)出巨大優(yōu)勢，而且使得電源網(wǎng)絡設計更容易，維護和更新更方便靈活，它將對目前的后端實現(xiàn)流程產(chǎn)生影響。未來，PSDL 將和機器學習技術緊密融合，助力芯片工程師進一步提高芯片 PPA 的同時，有效解決電壓降過大等電源網(wǎng)絡問題。

關于 Cadence

Cadence 是電子系統(tǒng)設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業(yè)積累?；诠镜闹悄芟到y(tǒng)設計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設計概念成為現(xiàn)實。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業(yè)和醫(yī)療等最具活力的應用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產(chǎn)。