1. 進制轉(zhuǎn)換

會算數(shù)值在二進制、八進制、十進制以及十六進制之間的任意轉(zhuǎn)換。

會算數(shù)值的正碼、反碼、補碼、BCD碼。

2. 什么是格雷碼(Gray code)，它有什么優(yōu)點。

在一組二進制編碼中，若任意兩個相鄰的數(shù)值還有1位二進制數(shù)不同，則稱這種編碼為格雷碼，由于最大數(shù)和最小數(shù)之間也僅1位數(shù)不同，即”首尾相連”，因此又稱為循環(huán)碼或反射碼。比如下面對于0-7數(shù)值的格雷碼和二進制碼關(guān)系：

在實際電路中，兩個二進制數(shù)值之間如果有多位bit不一致，在發(fā)生轉(zhuǎn)換時，由于每1bit的轉(zhuǎn)換時間不同，因此可能出現(xiàn)短暫的其它數(shù)值，在特定的情況下可能導(dǎo)致電路狀態(tài)錯誤或輸入錯誤，使用格雷碼可以避免這種錯誤。格雷碼的另一個好處是相鄰數(shù)值的轉(zhuǎn)換，只需要變換1bit，因此可以減少動態(tài)功耗。

3. 什么是奇偶校驗位，以及它是如何算出來的？

奇偶校驗位(Parity bit)是放在一個二進制數(shù)值的最后1bit，它指示1個二進制數(shù)中1的個數(shù)是偶數(shù)還是奇數(shù)。因此，有兩種類型：偶校驗和奇校驗。如果一組給定數(shù)據(jù)位中 1 的個數(shù)是奇數(shù)，那么偶校驗位就置為 1，從而使得總的 1 的個數(shù)是偶數(shù)。如果給定一組數(shù)據(jù)位中 1 的個數(shù)是偶數(shù)，那么奇校驗位就置為 1，使得總的1 的個數(shù)是奇數(shù)。

奇偶校驗位可以通過將二進制數(shù)據(jù)的所有bits進行XOR運算得到。它可以用于最簡單的錯誤檢測機制。

舉個例子，有1個二進制數(shù)為’b1011_0011, 可以看出這個二進制數(shù)中1的個數(shù)為5個。如果采用奇校驗的話，那么parity bit是0；如果使用偶校驗的話，那么parity bit是1。

4. 如何使用兩輸入與非門(NAND gate)實現(xiàn)1個兩輸入的與門(AND gate)，1個兩輸入的或門(OR gate)，1個單輸入的非門(NOT gate)?

我們先看與非門的邏輯表達式：Y=!(A&&B)，其中A和B是與非門的兩個輸入，Y是輸出。

對于非門的邏輯表達式為：Y=!(A)，可以讓與非門的輸入A和B連接在一起，就是非門了。電路圖如下：

對于與門的邏輯表達式為：Y=A&&B，可以在與非門后面串上1個非門就可以了。電路圖如下：

對于或門的邏輯表達式為：Y=A||B，對右邊進行兩次取反并用德摩根定律得到：Y=!((!A)&&(!B))，因此需要3個與非門，電路圖如下：

5. 如何使用兩輸入或非門(NOR gate)實現(xiàn)1個兩輸入的與門(AND gate)，1個兩輸入的或門(OR gate)，1個單輸入的非門(NOT gate)?

我們先看或非門的邏輯表達式：Y=!(A||B)，其中A和B是與非門的兩個輸入，Y是輸出。

對于非門的邏輯表達式為：Y=!(A)，可以讓與非門的輸入A和B連接在一起，就是非門了。電路圖如下：

對于與門的邏輯表達式為：Y=A&&B，可以對右邊進行兩次取反并用德摩根定律得到：Y=!(!A || !B)，因此需要3個或非門，電路圖如下：

對于或門的邏輯表達式為：Y=A||B，可以在或非門后面串上1個非門就可以了。電路圖如下：

6. 如何使用2選1 選擇器(MUX)實現(xiàn)：a. 單輸入非門；b. 兩輸入與門；c. 兩輸入或門；d. 兩輸入或非門；e. 兩輸入或非門；f. 兩輸入異或門；

這類題目的分析方法類似，我們就分析如何用2選1 MUX實現(xiàn)兩輸入與門，其余的讀者可以自行分析，有問題的話可以后臺留言討論。

2選1 MUX是根據(jù)S0的值從兩輸入A和B中選擇1個送到輸出Y，它的邏輯表達式為：Y=(!S0)&&A + (S0)&&B。電路圖為：

然后兩輸入與門的邏輯表達式為：Y=A&&B，進一步可變換為Y=!A&&A || A&&B，因此我們只要MUX的輸入A和S0連接起來，就是1個與門了。電路圖如下：

剩下的幾個門的轉(zhuǎn)換讀者自行分析吧，思路一樣，還蠻有意思的。