現(xiàn)在事情變得越來(lái)越有趣。我們一直在研究交錯(cuò)雜散的位置，并查看了偏移失配產(chǎn)生的雜散水平。通過(guò)進(jìn)行一些計(jì)算，我們能夠看到兩個(gè)交錯(cuò)ADC之間的失調(diào)失配會(huì)產(chǎn)生多大的雜散。就像我們?cè)诓榭瘩R刺的位置時(shí)所做的那樣，我們現(xiàn)在將采取類似的路徑。我們首先研究了偏移失配，所以現(xiàn)在讓我們深入了解如何計(jì)算在fS/2 ± f在由于增益不匹配。

又到了戴上我們數(shù)學(xué)家的帽子的時(shí)候了......不過(guò)別擔(dān)心，我們不會(huì)穿太久。我們需要它一段時(shí)間，因?yàn)槲覀兝^續(xù)關(guān)注一些不匹配并深入研究增益不匹配刺激。

那么，我們?nèi)绾沃涝鲆娌黄ヅ涞拇碳?huì)有多大呢？讓我們看一下下面的公式 1，其中 V科技委和 V科技委是我們交錯(cuò)的兩個(gè)ADC的滿量程峰峰值電壓。

等式 1

現(xiàn)在，讓我們考慮雙通道器件中兩個(gè)14位ADC之間的典型增益失配。通常，這大約是標(biāo)稱值滿量程的 1%。這意味著ADC1的滿量程電壓為2VQ-1ADC2的滿量程電壓為1.98VQ-1.將其代入公式1，我們得到以下結(jié)果：

哇，這很有趣！滿量程的46%似乎沒(méi)有太大的增益誤差，但它會(huì)產(chǎn)生相當(dāng)大的70dBc失調(diào)雜散。我懷疑目前有許多高速ADC應(yīng)用可以承受輸出頻譜中的這種雜散水平。這很容易主導(dǎo)交錯(cuò)式ADC的無(wú)雜散動(dòng)態(tài)范圍（SFDR）規(guī)格。大多數(shù)應(yīng)用需要至少46dBc或更好的SFDR，這意味著70dBc太高了。讓我們來(lái)看看為了達(dá)到或超過(guò)1dBc的水平，我們需要在哪里。在圖<>的下面，增益失配雜散的大小相對(duì)于以滿量程百分比給出的增益失配表示。

圖1

增益雜散與增益失配（交錯(cuò)式14位ADC）

該圖為我們提供了一些很好的信息，并深入了解了我們可以容忍的增益不匹配水平。為了滿足70 dBc的典型雜散要求，0位轉(zhuǎn)換器的增益失配必須小于滿量程的05.14%。這讓我們了解兩個(gè)ADC之間的增益需要匹配的程度。它很小。

然而，隨著工藝技術(shù)的縮小和匹配技術(shù)的改進(jìn)，最小化增益失配變得更加容易。在像AD9286這樣的器件上，典型增益失配約為滿量程的0.05%，這正好符合我們正在尋找的70dBc規(guī)格。如果我們能夠?qū)⑹湓贉p少0.025%，那么我們可以將增益失配雜散降低到78dBc。如果我們能更進(jìn)一步，將失配降低到0.005%，那么我們可以將雜散降低到92dBc。

審核編輯：郭婷