我們已經(jīng)用我們漂亮的數(shù)學(xué)家的帽子來觀察失調(diào)和增益失配的雜散幅度，所以現(xiàn)在讓我們用它來量化由于時(shí)序不匹配引起的雜散水平。正如我們在之前的討論中看到的，由于時(shí)序不匹配引起的雜散出現(xiàn)在 fS/2 ± f在，這與出現(xiàn)增益失配雜散的位置相同。

現(xiàn)在，我們討論的結(jié)果將給我們留下信息，這些信息將告訴我們在f處有多少刺激。S/2 ± f在增益失配的結(jié)果以及時(shí)序失配的結(jié)果。這很重要，因?yàn)樗鼘⒃诮诲e(cuò)時(shí)幫助我們分辨出哪個(gè)不匹配給我們帶來了最大的麻煩。讓我們希望我們最終不會(huì)陷入一個(gè)兩者都非常糟糕的境地......但這不是首先嘗試交錯(cuò)時(shí)的重點(diǎn)。我們希望從設(shè)計(jì)過程的開始，盡量減少不匹配。

因此，讓我們戴上數(shù)學(xué)家的帽子，再次深入研究數(shù)學(xué)，看看我們?nèi)绾斡?jì)算f處的雜散大小。S/2 ± f在由于時(shí)序不匹配。我想我們快要把這頂帽子收起來一段時(shí)間，讓我們的工程師的帽子重新戴上，但讓我們再用一會(huì)兒這頂數(shù)學(xué)帽子。

現(xiàn)在讓我們看看計(jì)算結(jié)果，看看時(shí)序不匹配的刺激會(huì)有多大。讓我們看一下下面的公式1，其中ω一個(gè)是模擬輸入頻率和 ΔτE是時(shí)序不匹配。

現(xiàn)在，讓我們考慮雙通道器件中兩個(gè)14位250MSPS ADC之間的典型時(shí)序不匹配。典型值可能在 1ps 左右。

1ps 時(shí)序失配將導(dǎo)致 f 時(shí)交錯(cuò)雜散為 70dBcS/2 ± f在.對于大多數(shù)應(yīng)用程序可以容忍的最大雜散水平來說，這是正確的。這仍然很容易主導(dǎo)交錯(cuò)式ADC的無雜散動(dòng)態(tài)范圍（SFDR）規(guī)格。

二次和三次諧波以及任何其他雜散輸出很可能小于70dBc?，F(xiàn)在讓我們來看看我們可以做些什么來超過70dBc的水平。我們希望降低它，因?yàn)橛行?yīng)用需要80至90dBc的無雜散動(dòng)態(tài)范圍。在下面的圖1中，時(shí)序失配雜散的大小與以皮秒為單位的時(shí)序失配進(jìn)行了示。

圖1

時(shí)序雜散與時(shí)序失配（交錯(cuò)式14位ADC）。

這個(gè)情節(jié)向我們展示了幾件事。與增益失配圖類似，雜散的大小大致遵循指數(shù)衰減，一旦失配接近10ps，雜散幅度的圖就會(huì)變得幾乎平坦。此外，它告訴我們，我們需要使時(shí)序失配非常小（飛秒范圍），以使雜散幅度進(jìn)入90dBc范圍。這讓我們了解兩個(gè)ADC之間的時(shí)序需要匹配的程度。當(dāng)我們談?wù)擄w秒時(shí)，這是非常小的！

然而，隨著工藝技術(shù)的縮小和匹配技術(shù)的改進(jìn)，將交錯(cuò)ADC之間的時(shí)序失配降至最低變得有些容易。請注意，布局只是拼圖的一部分。在ADC目前達(dá)到的高速下，達(dá)到千兆采樣范圍，需要進(jìn)行某種校準(zhǔn)，以便將時(shí)序失配減少到飛秒范圍。這告訴我們，有希望;我們只需要找出一個(gè)好的校準(zhǔn)方案來減少不匹配。

審核編輯：郭婷