本內(nèi)容由Lal_Han(http://chengone.cn)補充，輔助進行FPGA開發(fā)

一、AG32VF407介紹

• 主頻248MHz MCU+2K LEs（FPGA)[實測可以跑到384MHz]
• 采用合封FPGA+RISC-V內(nèi)核的方式
• FPGA和RISC-V引腳和單獨指定
• 單片機所有引腳可隨意指定
• 自帶2K的FPGA
• MCU部分使用VScode搭建開發(fā)環(huán)境，F(xiàn)PGA使用Quartus開發(fā)

二、內(nèi)核說明

核心優(yōu)勢（自認為）：

單片機引腳自定義

內(nèi)置FPGA

主頻和內(nèi)存比較高

三、開發(fā)環(huán)境搭建

AGM32 軟件鏈接: https://pan.baidu.com/s/17bp-zAnsYRuVMRTSSVHN5A 提取碼: 12ej

（1）vscode

1687221901394686.pdf (eeworld.com.cn)

參考上面鏈接，注意事項：

一定要按流程！一定要按流程！一定要按流程！

先安裝vscode,再安裝pytyhon(一定是3.10以上)

再是platform，接著是sdk

（2）Quartus

這里引用了CSDN中的文章

四、MCU+FPGA開發(fā)過程

（1）編寫VE文件

VE文件是必須要首先確定的，代表FPGA和MCU對外引腳連接，必須要進行綁定才可以進行交互（類比esp32的引腳任意定制和FPGA的分配引腳的步驟）

1、MCU的類型定義

比如，定義gpio到外部引腳：GPIO4_3 PIN_32

比如，定義串口0到外部引腳：UART0_UARTRXD PIN_31

定義格式為：前邊為mcu的FunctionName，后邊是PIN腳ID。

2、FPGA與外部引腳

比如，定義led到外部引腳：LED_D3 PIN_32:OUTPUT

定義格式為：cpld信號名稱 外部pin腳ID: 方向

cpld信號名稱，是自定義名稱，隨后在cpld中自行引用；

方向：有3種：OUTPUT、INPUT和INOUT（FPGA開發(fā)）

（2）修改INI文件，生成logic

這里取消注釋。ip_name代表生成的V文件名稱，而dir代表是目錄名稱，可改可不改

點擊Platform

選擇dev

選擇custom

Prepare(生成logic文件即FPGA文件)

（3）修改、編譯FPGA程序

1、打開FPGA程序

此時在當前目錄下生成了logic目錄

點擊qpf文件進入FPGA環(huán)境

2、修改程序

此時選擇你自己的FPGA程序（其它的不建議修改，請不要修改），此時在VE文件中定義的LED_D2和LED_D3已經(jīng)出現(xiàn)在top文件了，且方向為OUTPUT，該兩個引腳為VE文件中設(shè)定的引腳，方便理解。我這里放置一個對照圖，里面的數(shù)字就是PIN幾，對應STM32F4的外部引腳

3、編譯和導出

運行后得到使用的邏輯單元

這個地方不要超過2000

或者雙擊Compile Ddsign也可以，建議第一次選擇TCL

4、supra編譯

該軟件在安裝的SDK根目錄下

五、燒錄程序

1、燒錄VE

如果有改動需要燒錄，沒有改動不需要燒錄

燒錄器需要修改的話，在ini文件里修改，選擇性取消注釋即可，連接單片機的PA13/PA14引腳，即PIN72/PIN76

在vscode中選擇打開命令行

輸入指令：

pio run -e serial -t logic

2、燒錄程序