一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado IP核Shared Logic選項(xiàng)配置

CHANBAEK ? 來源:FPGA Zone ? 作者:stark ? 2023-09-06 17:05 ? 次閱讀

在給Vivado中的一些IP核進(jìn)行配置的時(shí)候,發(fā)現(xiàn)有Shared Logic這一項(xiàng),這里以Tri Mode Ethernet MAC IP核為例,如圖1所示。

圖片

圖1 IP核Shared Logic選項(xiàng)配置

之前都是默認(rèn)選擇“Include Shared Logic in Core”,一直都沒考慮過“Include Shared Logic in Example Design”和“Include Shared Logic in Core”在使用上有什么區(qū)別。

從字面意思來看,“Include Shared Logic in Example Design”就是在IP核中不包括共享資源,而“Include Shared Logic in Core”則相反。Shared Logic就是共享邏輯,主要包括時(shí)鐘、復(fù)位等。當(dāng)選擇Shared Logic in core時(shí),這些共享的邏輯就會(huì)被集成到IP的內(nèi)部。當(dāng)選擇Shared Logic in example design時(shí),這些共享邏輯信號(hào)作為輸入信號(hào)被IP調(diào)用。至于為什么叫in example design,是因?yàn)閂ivado的IP都會(huì)提供一個(gè)例程,shared logic在example中是對(duì)外開放的,可由用戶修改。

圖片

圖2 例化多個(gè)IP核時(shí)shared logic信號(hào)共享連接

如圖2所示,左側(cè)的 IP 核選擇了將共享資源包含在 IP 核內(nèi)部,右側(cè)的 IP 核則選擇了將共享資源從 IP 核內(nèi)部去除, 移至 example desgin 中。兩種選項(xiàng)應(yīng)用場(chǎng)景的區(qū)別主要在于:如果工程中只需要例化1個(gè)該IP核,就選擇“Include Shared Logic in Core”。若需要例化多個(gè)此IP核,就可以令第一個(gè)IP選擇“Include Shared Logic in Core”,將共享資源包含在 IP 核內(nèi)部;其它例化的IP核選擇“Include Shared Logic in Example Design”,將共享資源從 IP 核內(nèi)部去除,并與第一個(gè)IP核信號(hào)共享。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Mac
    Mac
    +關(guān)注

    關(guān)注

    0

    文章

    1115

    瀏覽量

    52436
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    336

    瀏覽量

    50290
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    825

    瀏覽量

    67932
  • 邏輯信號(hào)
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    3433
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Vivado IP中的Shared Logic到底是干嘛的

    在很多Vivado的高速接口的IP中,比如Ethernet、PCIe、SRIO的設(shè)置中,都會(huì)有個(gè)Shared Logic的頁(yè)面??赡芎芏嗤瑢W(xué)并沒有很關(guān)注這個(gè)頁(yè)面,直接默認(rèn)設(shè)置就完事了。
    的頭像 發(fā)表于 08-02 09:03 ?2013次閱讀
    <b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b>中的<b class='flag-5'>Shared</b> <b class='flag-5'>Logic</b>到底是干嘛的

    Vivado IP鎖定的解決辦法分享

      發(fā)生IP鎖定,一般是Vivado版本不同導(dǎo)致的,下面介紹幾種方法:    1 常用的方法  1)生成IP的狀態(tài)報(bào)告 Report -
    發(fā)表于 01-08 17:12

    Vivado生成IP

    vivado生成ip后缺少一大片文件,之前是可以用的,中途卸載過Modelsim,用vivado打開過ISE工程,因?yàn)楣こ讨泻芏?b class='flag-5'>IP
    發(fā)表于 04-24 23:42

    Xilinx Vivado的使用詳細(xì)介紹(3):使用IP

    IPIP Core) Vivado中有很多IP核可以直接使用,例如數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、D
    發(fā)表于 02-08 13:08 ?2675次閱讀
    Xilinx <b class='flag-5'>Vivado</b>的使用詳細(xì)介紹(3):使用<b class='flag-5'>IP</b><b class='flag-5'>核</b>

    了解VivadoIP的原理與應(yīng)用

    IPIP Core) Vivado中有很多IP核可以直接使用,例如數(shù)學(xué)運(yùn)算(乘法器、除法器、浮點(diǎn)運(yùn)算器等)、信號(hào)處理(FFT、DFT、D
    發(fā)表于 11-15 11:19 ?9385次閱讀

    vivado調(diào)用IP詳細(xì)介紹

    大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天咱們來聊一聊vivado 調(diào)用IP。 首先咱們來了解一下vivadoIP
    的頭像 發(fā)表于 05-28 11:42 ?3.8w次閱讀

    如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互

    了解Vivado中的Logic Debug功能,如何將邏輯調(diào)試IP添加到設(shè)計(jì)中,以及如何使用Vivado Logic Analyzer與邏輯
    的頭像 發(fā)表于 11-30 06:22 ?3532次閱讀

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號(hào)處理使用的IP
    的頭像 發(fā)表于 12-29 15:59 ?1.3w次閱讀

    VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)

    前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)》(鏈接在參考資料1),里面簡(jiǎn)單講述了使用VCS仿真Vivado IP
    的頭像 發(fā)表于 03-22 10:31 ?4613次閱讀

    使用VCS仿真Vivado IP時(shí)遇到的問題及解決方案

    前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP的一些方法總結(jié)》(鏈接在參考資料1),里面簡(jiǎn)單講述了使用VCS仿真Vivado IP
    的頭像 發(fā)表于 08-29 14:41 ?3318次閱讀

    FPGA應(yīng)用之vivado三種常用IP的調(diào)用

    今天介紹的是vivado的三種常用IP:時(shí)鐘倍頻(Clocking Wizard),實(shí)時(shí)仿真(ILA),ROM調(diào)用(Block Memory)。
    發(fā)表于 02-02 10:14 ?4060次閱讀

    VCS獨(dú)立仿真Vivado IP的問題補(bǔ)充

    在仿真Vivado IP時(shí)分兩種情況,分為未使用SECURE IP和使用了SECURE IP
    的頭像 發(fā)表于 06-06 14:45 ?2096次閱讀
    VCS獨(dú)立仿真<b class='flag-5'>Vivado</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的問題補(bǔ)充

    如何在Vivado配置FIFO IP

    Vivado IP提供了強(qiáng)大的FIFO生成器,可以通過圖形化配置快速生成FIFO IP
    的頭像 發(fā)表于 08-07 15:36 ?5231次閱讀
    如何在<b class='flag-5'>Vivado</b>中<b class='flag-5'>配置</b>FIFO <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    文章是基于Vivado的 2017.1的版本,其他版本都大同小異。 首先在Vivado界面的右側(cè)選擇IP Catalog 選項(xiàng)
    的頭像 發(fā)表于 12-05 15:05 ?2130次閱讀

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內(nèi)容為:調(diào)用IP>>配置界面介紹>>IP
    的頭像 發(fā)表于 11-06 09:51 ?2992次閱讀
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程