在本文作者看來，臺積電所創(chuàng)建合作伙伴生態(tài)系統(tǒng)如何是他們成功以及成為半導體行業(yè)發(fā)展關鍵的原因之一。

報道指出，臺積電及其開放式創(chuàng)新平臺 (OIP) 的歷史，就像半導體領域的幾乎所有事物一樣，都是由半導體制造的經(jīng)濟性驅(qū)動的。當然，IC 始于 50 年前的 Fairchild，距離今天的 Google 總部非常近（這些事情一直在循環(huán)）。平坦化方法使晶圓（最初只有 1 英寸）作為一個整體經(jīng)歷每個工藝步驟，從而實現(xiàn)了大規(guī)模生產(chǎn)。其他公司，如英特爾、美國國家半導體、德州儀器和 AMD 很快也紛紛效仿，開始了集成設備制造商的時代（盡管我們當時并沒有這樣稱呼他們，我們只是稱他們?yōu)榘雽w公司）。

下一步是以 LSI Logic 和 VLSI Technology 為先驅(qū)的 ASIC 的發(fā)明。這是將設計與制造分離的第一步。雖然物理設計仍然由半導體公司完成，但概念是由系統(tǒng)公司執(zhí)行的。也許這一變化最重要的方面不是部分設計是在系統(tǒng)公司完成的，而是設計理念以及利用它來建立成功業(yè)務的責任由系統(tǒng)公司承擔，而 IDM 仍然擁有“如果我們建造它，他們就會來”的方法，并提供標準零件目錄。

1987年，臺積電成立，制造與設計完成分離。這個難題中缺少的一個部分是良好的物理設計工具。幸運的是，Cadence 是在 1988 年由 SDA 和 ECAD（不久之后又合并了 Tangent）創(chuàng)建的。Cadence 是當時唯一一家提供物理布局和布線設計工具的供應商。現(xiàn)在，系統(tǒng)公司可以購買設計工具，設計自己的芯片，然后讓臺積電制造。系統(tǒng)公司完全負責概念、設計和銷售最終產(chǎn)品（芯片本身或包含芯片的系統(tǒng)）。臺積電完全負責制造（通常還包括測試、封裝和物流）。

當時，晶圓廠和設計團隊之間的溝通相當簡單。代工廠將為設計師制定設計規(guī)則和SPICE參數(shù)；該設計將作為 GDSII 文件和測試程序返回給晶圓廠。需要基本的標準單元，這些可以在公開市場上從 Artisan 等公司獲得，或者一些團體會設計自己的單元。最終，臺積電將提供標準單元，要么是內(nèi)部設計的，要么是來自 Artisan 或其他庫供應商的（帶有對最終用戶透明的強調(diào)版稅模型）。然而，隨著制造復雜性的增加，制造和設計之間的差距也越來越大。

這給臺積電帶來了一個大問題：從臺積電想要將設計投入大批量生產(chǎn)到設計團隊準備流片，存在著滯后。

在 65 nm 階段，臺積電啟動了開放創(chuàng)新平臺 (OIP) 計劃。一開始規(guī)模相對較小，但從 65 nm 到 40 nm 再到 28 nm，涉及的人力增加了 7 倍。到 16 nm FinFET，一半的設計工作是 IP 認證和物理設計，因為使用了 IP在現(xiàn)代 SoC 中如此廣泛。OIP 在每個流程生命周期的早期與 EDA 和 IP 供應商積極合作，以確保設計流程和關鍵 IP 盡早準備就緒。通過這種方式，設計可以在晶圓廠開始投產(chǎn)時及時流片，從而使晶圓的需求與供應能夠很好地匹配。

從某些方面來說，這個行業(yè)已經(jīng)走了一整圈，代工廠和設計生態(tài)系統(tǒng)一起作為虛擬 IDM 運作。臺積電OIP計劃的存在進一步加速了半導體供應鏈的分解。這在一定程度上得益于健康的 EDA 行業(yè)和日益健康的 IP 行業(yè)的存在。隨著芯片設計變得越來越復雜并進入SoC時代，每個芯片上的IP數(shù)量超出了每個設計團隊的能力或愿望。但是，尤其是在新工藝中，EDA 和 IP 資格認證是一個問題。

在 EDA 方面，每個新制程都伴隨著一些新的不連續(xù)要求，這些要求不僅僅需要擴展工具的容量和速度來跟上不斷增加的設計尺寸。應變硅、高 K 金屬柵極、雙圖案化和 FinFET 都需要新的工具和設計支持，以推動創(chuàng)新技術的開發(fā)和測試。

在IP方面，設計團隊越來越希望將所有精力集中在芯片中使自己在競爭中脫穎而出的部分，而不是重新設計標準接口。但這意味著 IP 公司需要比以前更早地創(chuàng)建標準接口并在芯片中對其進行驗證。

OIP 的結果是創(chuàng)建了一個 EDA 和 IP 公司以及臺積電制造的生態(tài)系統(tǒng)，以加速各地的創(chuàng)新。由于 EDA 和 IP 小組需要在流程的一切準備就緒且穩(wěn)定之前開始工作，因此 OIP 生態(tài)系統(tǒng)需要高水平的合作和信任。

1987年臺積電成立時，真正創(chuàng)造了兩個產(chǎn)業(yè)。第一個顯然是臺積電先于其他人進入的代工行業(yè)。第二個是無晶圓廠半導體行業(yè)，企業(yè)不需要投資晶圓廠。

代工/無晶圓廠模式很大程度上取代了 IDM 和 ASIC。由專業(yè)公司合作組成的生態(tài)系統(tǒng)快速創(chuàng)新。將流程、設計工具和 IP 全部集成在一個屋檐下的舊模式已基本消失，同時“非此處發(fā)明”綜合癥也已消失，這種綜合癥減緩了進展，因為來自 IDM 外部的想法很難滲透。即使是“真正的男人有晶圓廠”時代的一些最早的 IDM 也已走向“精簡晶圓廠”，并使用代工廠來實現(xiàn)其部分產(chǎn)能，通常是在最先進的節(jié)點。

臺積電傳奇董事長張忠謀的“大聯(lián)盟”是一種商業(yè)模式創(chuàng)新，其中OIP是重要組成部分，聚集所有重要參與者來支持客戶——不僅是EDA和IP，還包括設備和材料供應商，特別是高端設備和材料供應商。光刻。

深入研究 OIP 的另一個層面，有幾個重要的組件使臺積電能夠為其客戶協(xié)調(diào)設計生態(tài)系統(tǒng)。

EDA：當設計對于手工方法來說太大并且大多數(shù)半導體公司意識到他們沒有內(nèi)部專業(yè)知識或資源來開發(fā)所有自己的工具時，商業(yè)設計工具業(yè)務蓬勃發(fā)展。隨著 ASIC（特別是門陣列）的發(fā)明，這種趨勢在前端得到了更強有力的推動，而在后端，隨著代工廠的發(fā)明，這種趨勢得到了更強烈的推動。

IP：這曾經(jīng)是一個聲譽褒貶不一的小眾業(yè)務，但現(xiàn)在對于 ARM、Imagination、CEVA、Cadence 和 Synopsys 等公司來說非常重要，這些公司都擁有重要的 IP 產(chǎn)品組合，例如微處理器、DDRx、以太網(wǎng)、閃存和很快。事實上，大型 SoC 現(xiàn)在包含超過 50%，有時甚至高達 80%。

服務：采用臺積電工藝技術校準的設計服務和其他價值鏈服務可幫助客戶最大限度地提高效率和利潤，快速將設計投入大批量生產(chǎn)。

封裝：臺積電擴展了 OIP 生態(tài)系統(tǒng)，納入了3D Fabric Alliance。

人員：OIP 擁有超過 3,000 名臺積電員工，以及來自 100 多家 OIP 合作伙伴的 10,000 名員工。OIP 現(xiàn)在包括 50,000 個標題、43,000 個技術文件和 2,800 個 PDK。

工藝不斷變得更加先進和復雜，經(jīng)濟的晶圓廠規(guī)模也在不斷增加。這意味著需要加強協(xié)作，這是控制成本并確保成功設計所需的所有部件在需要時準備就緒的唯一方法。

30 多年來，臺積電一直在構建日益豐富的生態(tài)系統(tǒng)，合作伙伴的反饋是，與其他代工廠相比，他們更快、更一致地看到了好處。成功來自于整合使用、商業(yè)模式、技術和 OIP 生態(tài)系統(tǒng)，以便每個人都能成功。有很多活動部件都必須準備好。如果沒有設計工具，就不可能設計現(xiàn)代 SoC。越來越多的 SoC 涉及越來越多的第 3 方 IP，而最核心的是，工藝和制造進度及其相關的良率學習都需要在臺積電完成。

由此我們可以肯定地說 OIP 生態(tài)系統(tǒng)一直是推動半導體行業(yè)發(fā)生巨大變革的關鍵支柱。