如果我們想自己建造房屋，那么在此之前，一定需要一份詳盡的設(shè)計(jì)藍(lán)圖，并精心規(guī)劃出每個(gè)房間、走廊和門窗的位置。但如果等房屋已經(jīng)開始建造了，再進(jìn)行更改，不僅代價(jià)高昂，而且非常耗時(shí)。芯片設(shè)計(jì)，包括Multi-Die系統(tǒng)的基礎(chǔ)構(gòu)建，亦是如此，全部都需要細(xì)致入微的架構(gòu)規(guī)劃。

對(duì)于復(fù)雜的Multi-Die系統(tǒng)而言，從最初就將架構(gòu)設(shè)計(jì)得盡可能正確尤為關(guān)鍵。

Multi-Die系統(tǒng)的出現(xiàn)，是為了應(yīng)對(duì)設(shè)計(jì)規(guī)模增加和系統(tǒng)復(fù)雜性給摩爾定律有效性帶來的挑戰(zhàn)。Multi-Die系統(tǒng)將多個(gè)異構(gòu)裸片集成在單個(gè)封裝中，不僅能夠加快系統(tǒng)功能的擴(kuò)展，而且能降低風(fēng)險(xiǎn)和系統(tǒng)功耗，縮短產(chǎn)品上市時(shí)間，有助于更快地打造新的產(chǎn)品版本。Multi-Die系統(tǒng)正逐漸成為高性能計(jì)算、汽車和手機(jī)等計(jì)算密集型應(yīng)用的首選架構(gòu)。

Multi-Die系統(tǒng)正逐步成為半導(dǎo)體行業(yè)的主流架構(gòu)，因此需要在架構(gòu)規(guī)劃階段采用新的方法。甚至在架構(gòu)規(guī)范定義的早期（相當(dāng)于繪制新房的藍(lán)圖時(shí)），芯片開發(fā)者也不能忽視布局、功耗、溫度以及IR-drop等物理效應(yīng)的影響。本文將探討架構(gòu)規(guī)劃方面的考量和挑戰(zhàn)，并針對(duì)成功實(shí)現(xiàn)Multi-Die系統(tǒng)的方法學(xué)和技術(shù)分享我們的見解。

Multi-Die系統(tǒng)涉及維度多，決策面廣

Multi-Die系統(tǒng)環(huán)環(huán)相扣，牽一發(fā)而動(dòng)全身，芯片設(shè)計(jì)過程中的每一個(gè)選擇都應(yīng)從整個(gè)系統(tǒng)的角度做考量，以消除可能對(duì)系統(tǒng)產(chǎn)生的不利影響?？紤]到Multi-Die系統(tǒng)給架構(gòu)設(shè)計(jì)空間帶來的新維度，必須從系統(tǒng)級(jí)的角度對(duì)功耗和性能進(jìn)行分析。例如，在3D堆疊設(shè)計(jì)中，散熱會(huì)變得更加困難，因此熱傳遞和供電問題往往更加嚴(yán)重。開發(fā)者需要找到一種方法，將電力有效地從低層的裸片傳遞給頂層的裸片，以消除散熱問題。

Multi-Die系統(tǒng)有諸多因素需要考量，如接口的不同實(shí)現(xiàn)方式、協(xié)議的選擇、裸片是并排放置還是垂直堆疊、使用什么類型的封裝更為合適，等等。選擇正確與否，取決于目標(biāo)應(yīng)用在功耗、性能、功能、成本和散熱等方面的要求。

設(shè)計(jì)過程中需要做出的關(guān)鍵決策分為兩大類。第一類是Multi-Die系統(tǒng)架構(gòu)方面的決策。在這方面，開發(fā)者可以選擇聚合方式，即由多個(gè)裸片（或小芯片）組裝成Multi-Die系統(tǒng)；也可以選擇分解方式，即將應(yīng)用分解到多個(gè)裸片上。此外，開發(fā)者還必須選擇Die-to-Die接口的協(xié)議、位置和尺寸，以及每個(gè)裸片的工藝和封裝技術(shù)。第二類是SoC級(jí)架構(gòu)方面的決策，涉及到硬件/軟件劃分，IP的選擇、配置和連接，為了實(shí)現(xiàn)共享的互連和存儲(chǔ)子系統(tǒng)需要的互連/內(nèi)存的配置，以及系統(tǒng)級(jí)功耗分析等。

設(shè)計(jì)劃分體現(xiàn)了單片式SoC與Multi-Die系統(tǒng)的差異。在單片式SoC中，開發(fā)者必須決定各個(gè)組件包括哪些功能，哪個(gè)子系統(tǒng)處理哪個(gè)流程，以及添加哪些類型的IP來處理相應(yīng)功能。此外，還需要對(duì)數(shù)據(jù)進(jìn)行分區(qū)，確定將數(shù)據(jù)存儲(chǔ)在哪里，以及如何連接所有組件，從而能夠高效地訪問所需的數(shù)據(jù)。

Multi-Die系統(tǒng)則可以為設(shè)計(jì)空間增加更多的維度，并賦予更大的設(shè)計(jì)自由度。系統(tǒng)中不同裸片之間的分界線如果設(shè)計(jì)不當(dāng)，可能會(huì)造成瓶頸，因?yàn)榕c不受約束的片上通信相比，裸片間通信會(huì)受到更高延遲和更低帶寬的影響。然而，在設(shè)計(jì)的早期階段，很難預(yù)知所有決策的影響。完成第一步劃分后，將得到頂層設(shè)計(jì)規(guī)范；然后便進(jìn)入了實(shí)施階段，這一階段需要付出相當(dāng)多的努力；而系統(tǒng)的最終性能只有在后續(xù)設(shè)計(jì)階段才會(huì)變得逐漸清晰起來。

虛擬原型工具如何提供有關(guān)架構(gòu)設(shè)計(jì)的見解

在架構(gòu)規(guī)劃階段，最大的一個(gè)挑戰(zhàn)是：在項(xiàng)目開始時(shí)，可供使用的設(shè)計(jì)數(shù)據(jù)少之又少，而此時(shí)又必須做出許多重要的決策?？紤]到應(yīng)用程序在有限的處理資源和通信資源上運(yùn)行時(shí)，性能、功耗和熱學(xué)特性等諸多關(guān)鍵性能指標(biāo)（KPI）的變化是動(dòng)態(tài)的，因此僅僅依靠電子表格進(jìn)行靜態(tài)分析同樣存在著巨大的誤判風(fēng)險(xiǎn)。

那么開發(fā)者該如何應(yīng)對(duì)這一尤為棘手的挑戰(zhàn)？

答案是采用虛擬原型設(shè)計(jì)Multi-Die系統(tǒng)架構(gòu)。就像早期的電子數(shù)字孿生一樣，虛擬原型可以用來分析架構(gòu)設(shè)計(jì)決策可能產(chǎn)生的影響。為此，首先要做的是定義工作負(fù)載和架構(gòu)：需要執(zhí)行哪些應(yīng)用？有哪些非功能性的要求，比如端到端延遲和帶寬？應(yīng)由哪些硬件組件來執(zhí)行這個(gè)工作負(fù)載？它們的功耗和性能怎樣？

為了真實(shí)地估計(jì)上述問題的答案對(duì)Multi-Die系統(tǒng)的影響，需要將這些功能性和非功能性要求轉(zhuǎn)化為系統(tǒng)的物理硬件屬性，包括裸片的目標(biāo)工藝技術(shù)、面積大小以及不同組件的深寬比。

完成上述初步評(píng)估后，開發(fā)者接下來可以對(duì)Multi-Die系統(tǒng)進(jìn)行虛擬原型構(gòu)建。在這一環(huán)節(jié)，需要考慮的重要問題有：這些系統(tǒng)組件如何劃分到不同的裸片？工作負(fù)載和數(shù)據(jù)結(jié)構(gòu)是如何映射到這些組件上的？這些問題的答案共同決定了裸片邊界上的傳輸流量。

當(dāng)然，也有許多因素需要權(quán)衡。例如，關(guān)于裸片面積，更大的片上存儲(chǔ)器和高速緩存意味著更高的價(jià)格，但這也有助于減少裸片間的流量傳輸。通過構(gòu)建可執(zhí)行的模型來展現(xiàn)工作負(fù)載在Multi-Die系統(tǒng)架構(gòu)資源上的運(yùn)行情況，芯片架構(gòu)師便可以收集大量有關(guān)實(shí)際系統(tǒng)行為的數(shù)據(jù)。其中需要考慮的關(guān)鍵因素包括：

最終的資源利用率是多少？

執(zhí)行某項(xiàng)任務(wù)的端到端延遲是多少？

需要在不同的小芯片之間傳輸多少數(shù)據(jù)？

基于所有這些分析，開發(fā)者可以對(duì)系統(tǒng)架構(gòu)做出全方面的修改，以優(yōu)化的方式快速得到符合產(chǎn)品要求且具有可行性的設(shè)計(jì)規(guī)范。

深入洞察根本原因

值得慶幸的是，有些來自單片SoC領(lǐng)域的技術(shù)可以應(yīng)用于Multi-Die系統(tǒng)。例如，SoC架構(gòu)分析和優(yōu)化技術(shù)可用于Multi-Die系統(tǒng)的分析和優(yōu)化。這些技術(shù)可以在早期階段通過建模模擬出預(yù)期性能，以幫助開發(fā)者得到可行的架構(gòu)概念。這種早期的架構(gòu)分析可以生成數(shù)據(jù)，指導(dǎo)芯片、封裝和軟件團(tuán)隊(duì)后續(xù)的實(shí)現(xiàn)。

當(dāng)然，在架構(gòu)定義階段，必須盡早對(duì)功耗、溫度、IR-drop效應(yīng)等進(jìn)行系統(tǒng)化的分析。經(jīng)典的SoC設(shè)計(jì)流程（各個(gè)設(shè)計(jì)階段相互獨(dú)立，可單獨(dú)考慮）在Multi-Die領(lǐng)域已不再適用。Multi-Die架構(gòu)必須通過功能架構(gòu)和物理架構(gòu)的協(xié)同優(yōu)化，從整個(gè)系統(tǒng)的角度進(jìn)行設(shè)計(jì)和驗(yàn)證。通過在架構(gòu)規(guī)范階段的早期定義出物理架構(gòu)，開發(fā)者便可以在功能架構(gòu)中驗(yàn)證所做的假設(shè)。如果最初的方案由于某種原因不可行，那么通過物理架構(gòu)分析得出的結(jié)果和指導(dǎo)意見便可以反饋給功能架構(gòu)師，以改進(jìn)規(guī)范。

新思科技Platform Architect就是此類分析解決方案的典范，它可以為早期的架構(gòu)分析提供虛擬原型環(huán)境。通過該解決方案，開發(fā)者可以分析Multi-Die系統(tǒng)的硬件資源，包括關(guān)鍵處理單元、互聯(lián)結(jié)構(gòu)和內(nèi)存層次結(jié)構(gòu)。此外，該解決方案還可以分析Die-to-Die接口部分的性能，以反映小芯片之間的分界線對(duì)延遲和帶寬的影響。

Platform Architect會(huì)將最終應(yīng)用的處理和數(shù)據(jù)傳輸要求轉(zhuǎn)化為工作負(fù)載模型。通過將工作負(fù)載模型映射到架構(gòu)模型，可建立Multi-Die系統(tǒng)架構(gòu)的可執(zhí)行規(guī)范，從而使用KPI進(jìn)行高效的分析。通過映射過程，開發(fā)者可以針對(duì)功耗和成本等KPI來優(yōu)化系統(tǒng)。

系統(tǒng)性能模型模擬了可執(zhí)行規(guī)范，而且是高度可配置的，其仿真速度要比RTL快1000-10000倍。用于更改系統(tǒng)劃分或IP配置的周轉(zhuǎn)時(shí)間很短，且多個(gè)仿真可以在普通計(jì)算主機(jī)上并行運(yùn)行。而且，該解決方案提供了多種分析視圖來協(xié)助開發(fā)者找出性能和功耗問題的根本原因。

Platform Architect是新思科技Multi-Die解決方案的一部分，其他還包括EDA和IP產(chǎn)品，旨在實(shí)現(xiàn)快速的異構(gòu)集成。借助該解決方案，可以全面構(gòu)建、設(shè)計(jì)、驗(yàn)證和測(cè)試Multi-Die系統(tǒng)，同時(shí)兼顧可能影響PPA的各種相互依賴關(guān)系。

結(jié)語

與單片系統(tǒng)相比，Multi-Die系統(tǒng)雖然復(fù)雜，但是通過精巧的設(shè)計(jì)，可以讓計(jì)算密集型工作負(fù)載獲得更好的PPA。因此，Multi-Die系統(tǒng)創(chuàng)建過程中的每一步（包括架構(gòu)規(guī)劃）都必須從整個(gè)系統(tǒng)的角度加以考量。問題越早發(fā)現(xiàn)，就越有可能做出有影響力的改變來優(yōu)化整個(gè)系統(tǒng)。由于有價(jià)值的設(shè)計(jì)數(shù)據(jù)通常要到設(shè)計(jì)流程的后期才能獲得，因此虛擬原型設(shè)計(jì)已成為分析早期架構(gòu)決策影響的一種有效方法。借助虛擬原型技術(shù)，開發(fā)者可以更好地掌控功耗和性能，同時(shí)仍可以在設(shè)計(jì)過程中做出修正和優(yōu)化，從而規(guī)劃出Multi-Die系統(tǒng)的理想藍(lán)圖。

審核編輯：彭菁