邏輯擴展面臨的日益嚴峻的挑戰(zhàn)和不斷上升的成本，以及對越來越多功能的需求，正在推動更多公司采用先進封裝。雖然這帶來了許多新的選擇，但它也引起了人們對什么最適合不同流程和技術(shù)的廣泛困惑。

從本質(zhì)上講，先進封裝取決于可靠的互連、明確的信號路徑以及最小化插入損耗、互連串?dāng)_、基板翹曲和系統(tǒng)中的熱點等干擾效應(yīng)。這些參數(shù)可能會根據(jù)封裝的選擇而有很大差異，封裝可以是 2.5D、扇出基板上芯片 (FOCoS)、3D-IC 或可單獨使用或與其他方法結(jié)合使用的橋接器等任何封裝。

這只是初學(xué)者。半導(dǎo)體封裝路線圖在每個環(huán)節(jié)都強調(diào)強大的接口，但哪種接口適合特定應(yīng)用并不總是很清楚，因為有很多方法可以達到最終結(jié)果。還有大量新工藝，包括晶圓到晶圓鍵合、背面配電和封裝中的共封裝光學(xué)器件。硅中介層（橋）提供最高帶寬的通信，而有機中介層則便宜得多，并且可以沿著從 RDL 到 C4 凸塊的互連路線嵌入無源器件。

新材料和架構(gòu)

自第一個 IC 發(fā)明以來，工程師們一直在爭論一種材料與另一種材料的基本原理。早期是硅半導(dǎo)體與鍺半導(dǎo)體的較量，最終目標(biāo)始終是制造具有成本效益的電子產(chǎn)品。硅的豐富性及其生長原生氧化物的能力簡化了集成并確保了可靠性，使其成為首選襯底。

快進到今天，先進封裝的可制造性正在經(jīng)歷與 ASIC 曾經(jīng)經(jīng)歷過的類似的轉(zhuǎn)變。在醫(yī)療、生物技術(shù)、HPC、移動和 5G/6G 領(lǐng)域，工程師們正在回歸物理和化學(xué)原理，以確定將光子學(xué)、微電子學(xué)、硅橋與再分布層以及芯片通信與醫(yī)療電子相結(jié)合的最佳方式。

訣竅是使用堅固的架構(gòu)設(shè)計芯片和封裝，該架構(gòu)能夠承受溫度應(yīng)力循環(huán)并承受特定的用例。

與此同時，芯片制造商面臨著更快交付系統(tǒng)級模塊的壓力。諷刺的是，在某些情況下，這需要較低溫度的工藝，以有效地將設(shè)備更緊密地嵌入到新的地方，例如人體。

“我們可以用于植入式設(shè)備的金屬只有這么多，比如金、鉑和一些鉻鋼。我們可以使用氧化鋁，但很少有聚合物適合暴露于有機介質(zhì)中，” Promex首席執(zhí)行官迪克·奧特 (Dick Otte) 說道?，F(xiàn)有的工藝可以針對諸如植入式醫(yī)療設(shè)備或一次性測試儀等新應(yīng)用進行設(shè)計，以檢測血糖水平或新冠病毒等病原體。

在高性能計算中，溫度循環(huán)引起的翹曲和應(yīng)力波動引起的問題正在推動從有機基板到玻璃的大規(guī)模轉(zhuǎn)變。英特爾最近發(fā)布了玻璃基板芯片原型，為高性能系統(tǒng)中的持續(xù)功能擴展和改進功率傳輸提供了途徑。

采用硅橋的扇出方法取代了剛性玻璃基板，減少了對昂貴的多層層壓基板的需求，而近年來這種基板一直供不應(yīng)求。硅橋可以被認為是并排 2D 方法與基板上扇出芯片 FOCoS 的最佳組合（見圖 ）。

圖 ：集成高帶寬硅橋（0.5μm 線和間距）時，系統(tǒng)的翹曲取決于芯片厚度（450 至 650μm）、模具面積和環(huán)氧模塑料的 CTE

橋接方法在性能方面還具有其他優(yōu)勢?！霸跇蛐酒B接中，信號路徑受益于芯片之間的距離很?。ù蠹s 1 到 2 毫米），因此它們可以很好地進行電氣通信，”Amkor 先進封裝和集成副總裁 Mike Kelly說道。“從機械角度和可靠性角度來看，這是一個更復(fù)雜的系統(tǒng)，我們可以在一個封裝中具有射頻和邏輯等混合功能?！?/p>

越來越明顯的是，出于成本考慮，硅中介層橋必須盡可能小。Amkor 工程師的分析表明，F(xiàn)OCoS 橋結(jié)構(gòu)中較薄的有源芯片更容易翹曲。該工作還指出了使用具有較低熱膨脹系數(shù) (CTE) 模塑料的積極影響作為二階效應(yīng)。

具有更寬線路和空間（至 2μm L/S）的重新分布層管理這些封裝內(nèi)的第二層互連速度?？傮w而言，此類大型系統(tǒng)（超過 3 倍掩模版尺寸）頂部的散熱路徑將需要比現(xiàn)有熱界面材料 (TIM) 更高的導(dǎo)熱率來散熱。最終，可能需要金屬 TIM。

簡而言之，緊密間隔的邏輯芯片往往會像封裝中的一個大型邏輯芯片一樣發(fā)熱，而 HBM 位于系統(tǒng)周邊。這就是 ASE 推廣其橋接技術(shù)的原因，并指出，與具有更寬銅線的 FOCoS 中介層相比，1μm 線寬和間距的硅中介層（銅/SiO2）層往往會導(dǎo)致更高的插入損耗和銅線之間的串?dāng)_。和聚酰亞胺尺寸（3 至 4μm）。除了硅中介層中的高帶寬、高速通信之外，一個關(guān)鍵優(yōu)勢是 I/O 信號周圍接地走線的芯片布線靈活性，從而減少了串?dāng)_。

因此，工程師和封裝設(shè)計人員可以選擇 2.5D、FOCoS 和 FOCoS 橋接技術(shù)來權(quán)衡布局密度、電氣/熱/應(yīng)力性能和成本，具體取決于模塊的具體應(yīng)用（見圖 ），總結(jié)如下由 ASE 工程師設(shè)計。“可以預(yù)見的是，先進封裝的尺寸將變得越來越大，組裝過程中的翹曲和應(yīng)力性能將變得更加重要，”他們表示。

圖：2.5D、FOCoS 和橋接技術(shù)的不同屬性。橋梁比 FOCoS 更好地管理應(yīng)力，但不如 2.5D 方法

與此同時，共同封裝的光學(xué)器件即將進入數(shù)據(jù)中心。英特爾組裝測試技術(shù)開發(fā)高級副總裁巴巴克·薩比 (Babak Sabi) 在最近舉行的 Semicon West 展會上舉行的小組討論中舉起了帶有光纖輸入的連接器?！胺庋b就是互連，我們將大量的內(nèi)核和內(nèi)存整合在一起，人們正在談?wù)摦a(chǎn)品的晶圓級集成，”他說?！斑@就是玻璃基板極其重要的地方，因為我們可以完全消除中介層?！?/p>

除了采用玻璃基板以實現(xiàn)更好的性能和大規(guī)模翹曲控制的路線圖外，Sabi 還談到了光學(xué)互連的采用?！暗奖臼昴覀儗㈤_始看到多種不同格式的光纖，”他說，并指出英特爾及其合作伙伴正在研究用于芯片光學(xué)接口的“標(biāo)準(zhǔn)”連接器。他用了消費者非常熟悉的連接方式——USB-C 來進行類比。對于超大規(guī)模網(wǎng)絡(luò)，行業(yè)標(biāo)準(zhǔn)光連接器可以消除當(dāng)今連接硅光子的懸空光纖和半自動化方法，從而實現(xiàn)卓越的可制造性和自動化。

將前端晶圓加工與先進封裝集成的需求也正在推動工藝開發(fā)的變化。應(yīng)用材料公司最近公布了其路線圖，即與應(yīng)用材料公司最新的真空多室平臺共同開發(fā)來自不同供應(yīng)商的混合鍵合和先進芯片放置工具。例如，由于需要將 CMP 等工藝與混合鍵合和先進貼裝工具集成，應(yīng)用材料公司、EV Group 和 BESI 之間建立了合作伙伴關(guān)系，并且全球其他供應(yīng)商和研發(fā)中心之間也正在發(fā)生這種合作。

晶圓和器件可以薄到什么程度？

所有這些發(fā)展都需要更薄的硅晶圓，從而可以實現(xiàn)更薄的手機、手表和可植入設(shè)備等。

這也使得它們更難合作，并且更容易出現(xiàn)流程變化和缺陷。但為了實現(xiàn) 3D 器件級集成，晶圓必須變薄，并且需要新型互連，例如混合鍵合，這是索尼在 CMOS 圖像傳感器中首創(chuàng)的技術(shù)。一般來說，晶圓厚度從 600 μm 左右減薄至 50 μm 及以下。

從毫米大小的設(shè)備到適合眼鏡框的更小的 microLED 或 microOLED 以及一次性生物技術(shù)測試儀的進步，也需要新的組裝方式。雖然看起來硅中介層將安全地保留在晶圓廠領(lǐng)域，但 OSAT、材料和設(shè)備供應(yīng)商正在合作提供新的或經(jīng)過大幅修改的工藝。

Promex 的 Otte 說：“在生物技術(shù)中，涉及很多復(fù)雜的化學(xué)，因為它們利用某種分子相互作用——電子學(xué)、化學(xué)或 MEMS 檢測并嘗試匹配這種分子相互作用——顯示病原體是否存在?！薄耙虼耍覀冃薷牧搜b配工藝，例如通過開發(fā)室溫固化工藝來避免損壞這些部件?！?/p>

Otte 解釋說，由于生物技術(shù)設(shè)備與患者互動，然后向外界發(fā)送信號，因此它們無法經(jīng)歷標(biāo)準(zhǔn)的半導(dǎo)體工藝，例如 220°C 質(zhì)量回流、暴露于紫外線或去離子水中的超聲波攪拌。生物技術(shù)或醫(yī)療電子技術(shù)規(guī)范的開發(fā)可能需要兩年或更長時間才能滿足規(guī)范，并且模塊通常需要不能暴露于水的機械結(jié)構(gòu)（微流體）。此類新要求將繼續(xù)推動新流程。

背面電源、混合鍵合和新材料

其他變化也在發(fā)生。從根本上講，使用的內(nèi)容取決于物理、化學(xué)、設(shè)備性能和成本，但這包括許多可以針對特定應(yīng)用或用例定制的選項。

背面供電將首先出現(xiàn)在最高性能的芯片中。這種方法將電力傳輸?shù)骄A背面的晶體管，這需要更寬的互連，而器件正面僅承載信號線，從而優(yōu)化了應(yīng)用的 CD。BPD 可以提高可靠性，同時為在背面集成簡單設(shè)備鋪平道路。

BPD 和混合鍵合是當(dāng)今半導(dǎo)體領(lǐng)域最熱門的兩個話題。每一種方法都包含不同的方法，并且這些方法涉及不同程度的復(fù)雜性。對于由硅晶圓或玻璃制成的載體也是如此，每種載體都有優(yōu)點和缺點。例如，玻璃非常平坦，通常在載體應(yīng)用中重復(fù)使用。

另一種相對較新的工藝是載體剝離，以實現(xiàn)薄晶圓加工。在最近的一項工作中，imec 和 Brewer Science 揭示了針對超薄晶圓（50μm 至 20μm）優(yōu)化的玻璃載體脫粘工藝的細節(jié)。[3] 在 300mm 玻璃晶圓上，工程師結(jié)合了三種化學(xué)物質(zhì)，包括邊緣珠去除劑、臨時粘合材料和釋放層，這些化學(xué)物質(zhì)經(jīng)過優(yōu)化，可使用機械（刀片）釋放機構(gòu)從載體上干凈地釋放 300mm 薄硅晶圓。

該工藝經(jīng)過優(yōu)化，可確保與晶圓背面氧化物和雙鑲嵌處理兼容，同時防止晶圓意外粘附損失或污染，同時滿足晶圓間厚度變化 (TTV) 規(guī)范。實現(xiàn)薄晶圓釋放只是眾多工藝之一，這對于使背面配電方法發(fā)揮作用非常重要。

結(jié)論

隨著OSAT獲得集成新橋接技術(shù)的經(jīng)驗，該方法可以提供介于 FOCoS 和 2.5D 集成方法之間的性能和成本優(yōu)勢，從而擴展了設(shè)計人員可用的選項。然而，這些高密度封裝方法的使用仍然僅限于具有內(nèi)部晶圓到封裝集成水平的芯片制造商。

與此同時，工程師們正在設(shè)計創(chuàng)造性的解決方案來組裝生物技術(shù)和醫(yī)療電子產(chǎn)品。

各公司正在合作，以更好地連接晶圓廠和組裝及封裝領(lǐng)域。隨著芯片制造商繼續(xù)在三維器件中組合各層，晶圓和玻璃載體的鍵合和剝離可能會發(fā)揮越來越大的作用。

來源：半導(dǎo)體行業(yè)觀察

審核編輯：湯梓紅