本文轉(zhuǎn)載自： 凡億PCB微信公眾號(hào)

在工作中經(jīng)常會(huì)遇到有人問什么是高速電路，或者在設(shè)計(jì)高速電路的時(shí)候需要注意什么。每當(dāng)遇到這種問題就頭腦發(fā)懵，其實(shí)不同的產(chǎn)品、不同的人對(duì)其都有不同的理解。今天簡(jiǎn)單總結(jié)一下最基本的一些概念包括對(duì)高速電路的理解、什么是信號(hào)完整性還有信號(hào)的帶寬等。

一、高速電路的定義

本人從各種資料和書中看到許多關(guān)于高速電路的定義，可能不同的產(chǎn)品對(duì)于高速信號(hào)的定義不同，具體還要看設(shè)計(jì)的產(chǎn)品類型，簡(jiǎn)單整理主要有以下幾種：

1.是指由于信號(hào)的高速變化使電路中的模擬特性，如導(dǎo)線的電感、電容等發(fā)生作用的電路。

2.信號(hào)工作頻率超過(guò)50MHz，并且在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)相當(dāng)?shù)姆至俊?/p>

3.根據(jù)信號(hào)的上升沿和下降沿的時(shí)間來(lái)定義。

4.大家通常比較熟悉的DDR、Serdes、UFS等一些上G傳輸速率的layout等

二、信號(hào)完整性問題

信號(hào)完整性要求就是信號(hào)從發(fā)送端到互連傳輸過(guò)程中以正確的時(shí)序、幅度及相位到達(dá)接受端，并且接受端能正常的工作，或者可以說(shuō)信號(hào)在互連傳輸中能很好的保持時(shí)域和頻域的特性。通常還有以下兩種定義：

1.當(dāng)信號(hào)的邊沿時(shí)間小于4-6倍的互連傳輸時(shí)延，需要考慮信號(hào)的完整性問題。

2.當(dāng)線傳播時(shí)延大于驅(qū)動(dòng)端的上升沿或下降沿將會(huì)引起傳輸?shù)姆穷A(yù)期的結(jié)果。

3.下面在簡(jiǎn)單說(shuō)下時(shí)域和頻域的關(guān)系，因?yàn)楫?dāng)初本人接觸到這兩個(gè)概念是一頭霧水，很懵：

以上資料主要參考《Cadence 高速電路設(shè)計(jì)》、《ANSYS信號(hào)完整性分析與仿真實(shí)例》

如有雷同或錯(cuò)誤，希望各位大神留言指正，感謝！！

審核編輯 黃宇