1. 介紹

現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield-Programmable Gate Array)是當(dāng)今電子領(lǐng)域不可或缺的一部分，具有出色的靈活性和可配置性。不過，F(xiàn)PGA依賴SRAM單元進行配置，因此容易受到單粒子翻轉(zhuǎn)（Single-Event Upsets，SEU）的影響。本文探討了FPGA中的SEU,強調(diào)了必須防范SEU的原因，以及快速錯誤糾正的重要性。

2. 理解單粒子翻轉(zhuǎn)

SRAM單元FPGA的核心

SRAM單元是FPGA的控制中心，存儲著控制其運行的比特流。SRAM單元狀態(tài)發(fā)生任何變化都可能導(dǎo)致災(zāi)難性的功能故障，因此，SEU是一個十分嚴(yán)重的問題。

晶體管縮小和SEU

雖然SRAM單元通常采用較老的技術(shù)，但隨著為節(jié)省芯片面積而縮小晶體管尺寸，SRAM單元對SEU的敏感性也會增加。晶體管尺寸縮小降低了SRAM保存數(shù)據(jù)的能力，使其對各種外部因素更加敏感，特別是在航空航天應(yīng)用中。

宇宙射線和地球表面

通常，宇宙射線會在地球大氣層中消散，對地表居民幾乎不構(gòu)成威脅。然而，由于SRAM單元的晶體管尺寸不斷縮小，人們擔(dān)心即使宇宙射線減弱也會造成SEU，從而可能導(dǎo)致FPGA故障。

相關(guān)粒子

造成SEU的兩種粒子主要是中子（模擬宇宙射線）和α粒子，這兩種粒子通常由封裝中的焊球發(fā)射。雖然可以更換材料，但通常更經(jīng)濟的做法是有效處理SEU。

3. 高云FPGA解決方案優(yōu)勢

增強SRAM單元

要防止SEU，首先要增強SRAM單元。高云的創(chuàng)新之舉有：設(shè)計定制的SRAM單元；增強SRAM單元抗干擾性。這一舉措顯著提高了抗SEU能力，甚至在較小的芯片尺寸，如22nm的Arora V器件中也是如此。

22nm的BSRAM仍使用TSMC的晶圓廠技術(shù)，軟錯誤率（Soft Error Rate，SER）報告中存在顯著的差異。高云為用戶提供了硬件校驗和糾錯（Error Checking and Correction，ECC）電路，用于在讀取BSRAM內(nèi)容時糾正BSRAM的SEU錯誤。

性能比較

高云的抗SEU能力更強，全面的測試數(shù)據(jù)彰顯了這一性能優(yōu)勢。

受控測試

為了量化抗SEU能力，進行中子和α粒子轟擊的受控測試至關(guān)重要。高云的故障率數(shù)據(jù)顯示，高云FPGA的抗SEU能力非常強，超過了競爭產(chǎn)品和先前幾代的FPGA。以下是與高云GW2A 55nm配置SRAM單元的比較，該單元來自TSMC 55nm GP工藝。

表 1 55nm TSMC 配置SRAM單元 VS 22nm高云配置SRAM單元

4. 快速錯誤糾正

錯誤糾正的重要性

對于關(guān)鍵任務(wù)的應(yīng)用，錯誤糾正至關(guān)重要。高云采用基于漢明碼的錯誤糾正系統(tǒng)，能夠檢測和糾正數(shù)據(jù)錯誤。

比較錯誤糾正

與X公司相比，X公司只能糾正一位錯誤，而高云的GW5A器件可以糾正兩位錯誤并報告三位錯誤，提高了系統(tǒng)的可靠性。（138K器件是GW5A器件中唯一糾正一位錯誤的器件）X公司只能每個frame中糾正一位錯誤或者相鄰兩位錯誤（高級模式下），而高云的GW5A器件可以每個frame中糾正更多類型的兩位錯誤或者分布在frame中不同位置的更多位的錯誤，并報告不可修復(fù)的多位錯誤，提高了系統(tǒng)的可靠性。

高效的幀大小

高云FPGA的幀設(shè)計注重效率，與X公司的幀相比，每幀的位數(shù)要少得多。幀大小較小可降低出現(xiàn)多位錯誤的風(fēng)險。

關(guān)于幀大小的更多信息：

138K: 幀長1513比特

25k: 幀長469比特

60k: 幀長918比特

作為對比，X公司7系列器件的幀長為3232比特。

專用Parabit

高云在SRAM幀內(nèi)集成了專用Parabit，簡化了錯誤糾正過程，無需使用fabric功能來進行檢測和糾正操作。高云提供了一個簡單的封裝IP——“SEU Handler”，使用戶能輕松訪問SEU報告和糾正功能。這樣既提高了效率，也提高了可靠性。

可定制的掃描頻率

高云的FPGA解決方案提供了可定制的掃描頻率，能實現(xiàn)更快的錯誤檢測和糾正，這對于在關(guān)鍵的服務(wù)器環(huán)境中保持不間斷運行至關(guān)重要。在高級模式下，掃描頻率可高達200MHz。

5. 效率與整合

高云的FPGA解決方案將緩解SEU功能集成到硬件中，簡化了客戶的部署過程。這確保了運行的高效可靠。

6. 高云22nm FPGA軟錯誤率測試報告

測試背景

高云的FPGA設(shè)備是基于SRAM的，這意味著用戶邏輯是通過內(nèi)部的配置SRAM單元進行編程和控制的。

業(yè)界對由α粒子或中子粒子引起的SRAM單元的SEU有充分的了解，并且在對于在計算關(guān)鍵任務(wù)、功能安全和高可靠性應(yīng)用的系統(tǒng)故障率時需要考慮到這一點。

已測試的SRAM

SRAM單元的數(shù)量可從比特流文件中得出。

比特流文件包含需要編程到FPGA SRAM單元陣列的所有數(shù)據(jù)。

因此，根據(jù)陣列大小，可以得到SRAM單元的數(shù)量。

這種陣列包括兩類SRAM單元：一類是配置SRAM；另一類是塊SRAM，用戶在設(shè)計中將其用于存儲器存儲，不涉及邏輯控制。

表1和表2顯示了SEU所導(dǎo)致的軟錯誤率，該SEU會影響用作配置SRAM和塊SRAM的存儲單元。

測試方法

中子截面根據(jù)JESD89/6加速高能中子測試程序的CSNS射束測試確定，熱中子截面根據(jù)JESD89/7加速熱中子測試程序確定。

紐約市的中子軟錯誤率以FIT/Mb為單位進行了校正。

α粒子截面是根據(jù)JESD89/5加速α粒子測試程序，以镅-241源作為α輻射源測定的，α SER（FIT/MB）是根據(jù)α發(fā)射率每小時每平方厘米0.001計數(shù)校正的。

配置SRAM的SER

表2顯示了SEU所導(dǎo)致的SER，該SEU會影響用作配置SRAM的存儲單元。

表2配置SRAM的SER

Note！ ? [1]實驗在帶有650Kbytes SRAM的GW5A-25產(chǎn)片上進行。 ? [2]實驗在常溫下進行，使用典型的電源電壓。 ? [3]數(shù)據(jù)來源于中國散裂中子源。 ? [4]典型的阿爾法數(shù)據(jù)基于0.001個每平方厘米每小時的阿爾法發(fā)射率 ? [5]中子軟錯誤率（以FIT/Mb為單位）根據(jù)JESD89A在紐約市進行了修正。.

? [6]在啟用ECC功能的測試中，所有在測試期間檢測到的SEU都進行了糾正，SER為0。

塊SRAM的SER

表3顯示了SEU所導(dǎo)致的SER，該SEU會影響用作塊SRAM的存儲單元。

表3塊SRAM的SER

Note！ ? [1]實驗在帶有126Kbytes SRAM的GW5A-25產(chǎn)片上進行。 ? [2]實驗在常溫下進行，使用典型的電源電壓。 ? [3]數(shù)據(jù)來源于中國散裂中子源。 ? [4]典型的阿爾法數(shù)據(jù)基于0.001個每平方厘米每小時的阿爾法發(fā)射率

? [5]中子軟錯誤率（以FIT/Mb為單位）根據(jù)JESD89A在紐約市進行了修正。

配置SRAM的ECC

為驗證高云22nm FPGA的ECC功能，高云成立了一個實驗小組。

在相同的FLUX實驗條件下，SRAM的回讀頻率為15MHz，回讀和比較周期為 44610us，在回讀過程中可以觀察SEU，其中觀察到了SBU，但沒有觀察到MBU。所有觀察到的SBU都被ECC電路糾正，整個比特流保持完好，從而器件可以正常工作。

7. 結(jié)論

高云的GW5A和GW5AT系列FPGA在防止和糾正SEU方面表現(xiàn)出色憑借增強SRAM單元、高效糾錯和專用Parabits，高云為關(guān)鍵任務(wù)應(yīng)用提供了更可靠、更高效的解決方案。

高云的FPGA解決方案使客戶即使在最具挑戰(zhàn)的環(huán)境中，也能滿懷信心地部署穩(wěn)健的系統(tǒng)。