一、重要參數(shù)

轉(zhuǎn)移特性曲線(xiàn)：固定VDS值，MOS晶體管的源漏電流IDS隨柵源電壓VGS的變化曲線(xiàn)。

閾值電壓的提取方法：

①恒電流法：在轉(zhuǎn)移特性曲線(xiàn)上取電流I=W/L*100E-9時(shí)的柵極電壓。

②曲線(xiàn)外推法：根據(jù)飽和區(qū)源漏電流與柵源電壓的關(guān)系式，

取晶體管處于飽和區(qū)時(shí)較大的VDS值，如15V, 使晶體管處于飽和區(qū)，做Sqrt(ID)-VGS的曲線(xiàn)，反向延長(zhǎng)該曲線(xiàn)，其與X軸的交點(diǎn)即為閾值電壓。

遷移率的提取方法：根據(jù)線(xiàn)性區(qū)源漏電流的表達(dá)式，取VDS為較小的值，如0.1V時(shí)，做ID-（VGS-Vth）的曲線(xiàn)，求該曲線(xiàn)的斜率，即可求出遷移率μn的值。

二、特性曲線(xiàn)各區(qū)詳解

截止區(qū)：圖中綠色虛線(xiàn)框選區(qū)域?yàn)镹MOS管工作截止區(qū)，此時(shí)MOS管未開(kāi)啟，負(fù)壓Vgs越大，漏電流越大。這并不是常規(guī)理解的MOS管柵極電壓越高，管子關(guān)的越徹底，漏電流越小，造成這種反?，F(xiàn)象的其一原因是GIDL(Gate Induced Drain Leakage), 即柵極與漏極之間的交疊導(dǎo)致的柵極漏電，柵壓越強(qiáng)，漏電越大。其二原因是柵極負(fù)電壓增大導(dǎo)致溝道表層空穴增多，p型屬性增強(qiáng)，溝道層與漏端組成的PN結(jié)反偏電流增大，從而關(guān)態(tài)漏電流增加。

亞閾值區(qū)：Vgs1E-10至W/L1E-9的柵電壓變化量。

線(xiàn)性區(qū)和飽和區(qū)：Vg>>Vt時(shí)，反型層厚度不斷加厚，導(dǎo)電性能不斷增加。