前言

晶振是個大家族，除了簡單封裝時鐘振蕩器(SPXO) 外，更有壓控晶體振蕩器（VCXO）、溫補(bǔ)晶體振蕩器（TCXO）、恒溫晶體振蕩器（OCXO），以及數(shù)字補(bǔ)償晶體振蕩器（MCXO或DTCXO），每種類型都有獨特的性能，例如相位噪聲和抖動(jitter)這兩個指標(biāo)。

一、什么是相位噪聲和抖動？

簡單講，抖動(jitter)是某一事件的時程與理想時程的時間偏差，單位以fs（微微秒、飛秒，即10-15秒），或者ps（皮秒，1ps = 1000fs = 10-12秒）表示。如果用儀器測量，呈現(xiàn)出的是信號的頻域特性，稱作“相位噪聲（Phase Noise）”。本質(zhì)上，這兩者是一樣的，只是表述方式不同而已。

• 抖動

抖動分確定性抖動（Deterministic jitter，DJ）和隨機(jī)性抖動（Random jitter，RJ）兩種。DJ通常幅度有限，以單位時間表示；RJ為高斯分布，以RMS均方根值表示，RMS Jitter值大小與振蕩輸出頻率成反比。晶振的抖動通常由噪聲引起，并導(dǎo)致頻率不穩(wěn)定。對于精密電子儀器、無線電定位、高速目標(biāo)跟蹤和宇航通信等應(yīng)用領(lǐng)域，選擇低噪聲晶振十分重要。

• 相位噪聲

相位噪聲（Phase Noise）是抖動在測量儀器上的表現(xiàn)，通常定義為一個振蕩器在某一偏移頻率fm處1Hz寬帶內(nèi)的單邊信號功率和信號總功率比值，單位是dBc/Hz，通常表示為dBc/Hz@fm。

若沒有相位噪聲，振蕩器的整個功率都集中在f0（10MHz為例），功率頻譜就是一條以f0為中心的直線，且信號為純正的正弦波。但是任何信號都有不穩(wěn)定性，從而產(chǎn)生了邊帶sideband。

二、相位噪聲的來源主要有三方面：

1.晶體品質(zhì)Q值。高頻晶體有很高的近載波相位噪聲（Close-in Phase Noise）,因為他們有低的Q值和更寬的邊帶。

2.晶體外圍電路：包括包括IC、RC元件、引腳等。

3.信號輸出(白噪聲)。

二、相位噪聲的來源主要有三方面：

1. 晶體品質(zhì)（Q值）：

晶體的品質(zhì)因素直接影響了晶振的性能，其中 Q 值是衡量晶體品質(zhì)的一個重要指標(biāo)。較高的Q值表示晶體的振蕩頻率更穩(wěn)定，從而可以降低相位噪聲。以下是提高晶體品質(zhì)的方法：

選擇優(yōu)質(zhì)晶體： 選擇具有高品質(zhì)的晶體，其晶格結(jié)構(gòu)更加均勻、無缺陷，有利于提高振蕩頻率的穩(wěn)定性，降低相位噪聲。

優(yōu)化晶體制備工藝： 精密控制晶體生長和加工工藝，確保晶體的物理特性和結(jié)構(gòu)質(zhì)量，有助于提高晶體的 Q 值，減小相位噪聲。

2. 晶體外圍電路：

晶體外圍電路的設(shè)計也對晶振的相位噪聲有一定影響，以下是一些降低相位噪聲的外圍電路設(shè)計方法：

低噪聲放大器： 選擇低噪聲的放大器作為振蕩電路的驅(qū)動源，減小放大器的噪聲貢獻(xiàn)，有助于降低晶振的相位噪聲。

減小阻抗失配： 在晶振外圍電路中盡量減小阻抗失配，包括晶振的輸入輸出阻抗、電源供應(yīng)的阻抗等，以保持信號的傳輸質(zhì)量，減小噪聲的影響。

降低環(huán)境干擾： 采取有效的電磁屏蔽措施，減少外部環(huán)境對晶振電路的干擾，可以降低晶振的相位噪聲。

3. 信號輸出（白噪聲）：

晶振的信號輸出也可能受到白噪聲的影響，通過優(yōu)化信號輸出，可以進(jìn)一步降低相位噪聲：

信號濾波： 在晶振輸出信號的路徑上添加合適的濾波器，濾除高頻噪聲成分，減小白噪聲對晶振性能的影響，從而降低相位噪聲。

匹配負(fù)載： 保證晶振輸出信號的負(fù)載匹配，避免信號反射和干擾，提高信號的純凈度，有助于降低相位噪聲。

合理布線： 優(yōu)化晶振輸出信號的布線，避免信號路徑過長、交叉干擾等情況，減小信號傳輸過程中的損耗和干擾，降低相位噪聲。

總結(jié)

綜合采取上述措施，可以有效降低晶振的相位噪聲，提高其性能穩(wěn)定性和可靠性，滿足不同應(yīng)用對于時鐘信號穩(wěn)定性的要求。