共讀好書

前言

作為新型功率半導(dǎo)體器件的主流器件，IGBT應(yīng)用非常廣泛，如家用電器、電動(dòng)汽車、鐵路、充電基礎(chǔ)設(shè)施、充電樁，光伏、風(fēng)能，工業(yè)制造、電機(jī)驅(qū)動(dòng)，以及儲(chǔ)能等領(lǐng)域。

IGBT模塊是新一代的功率半導(dǎo)體電子元件模塊，誕生于20世紀(jì)80年代，并在90年代進(jìn)行新一輪的改革升級(jí)，通過新技術(shù)的發(fā)展，現(xiàn)在的IGBT模塊已經(jīng)成為集通態(tài)壓降低、開關(guān)速度快、高電壓低損耗、大電流熱穩(wěn)定性好等等眾多特點(diǎn)于一身，而這些技術(shù)特點(diǎn)正式IGBT模塊取代舊式雙極管成為電路制造中的重要電子器件的主要原因。

近些年，電動(dòng)汽車的蓬勃發(fā)展帶動(dòng)了功率模塊封裝技術(shù)的更新迭代。目前電動(dòng)汽車主逆變器功率半導(dǎo)體技術(shù)，代表著中等功率模塊技術(shù)的先進(jìn)水平，高可靠性、高功率密度并且要求成本競(jìng)爭(zhēng)力是其首先需要滿足的要求。

功率器件模塊封裝結(jié)構(gòu)演進(jìn)趨勢(shì)

IGBT作為重要的電力電子的核心器件，其可靠性是決定整個(gè)裝置安全運(yùn)行的最重要因素。由于IGBT采取了疊層封裝技術(shù)，該技術(shù)不但提高了封裝密度，同時(shí)也縮短了芯片之間導(dǎo)線的互連長(zhǎng)度，從而提高了器件的運(yùn)行速率。

按照封裝形式和復(fù)雜程度，IGBT產(chǎn)品可以分為裸片DIE、IGBT單管、IGBT模塊和IPM模塊。

1、裸片DIE：由一片晶圓切割而成的多顆裸片DIE；

2、IGBT單管：由單顆DIE封裝而成的IGBT分立器件，電流能力小，適用于家電等領(lǐng)域；

3、IGBT模塊：由多顆DIE并聯(lián)封裝而成，功率更大、散熱能力更強(qiáng)，適用于新能源汽車、高鐵、光伏發(fā)電等大功率領(lǐng)域；

4、IPM模塊：在IGBT模塊外圍增加其他功能的智能功率模塊（IPM）；

IGBT被稱成為“功率半導(dǎo)體皇冠上的明珠”，廣泛應(yīng)用于光伏電力發(fā)電、新能源汽車、軌道交通、配網(wǎng)建設(shè)、直流輸電、工業(yè)控制等行業(yè)，下游需求市場(chǎng)巨大。IGBT的核心應(yīng)用產(chǎn)品類型為IGBT模塊。IGBT模塊的市占率能夠達(dá)到50%以上，而IPM模塊和IGBT單管分別只有28%左右和20%左右。從產(chǎn)品的投資價(jià)值來看，由于IGBT模塊的價(jià)值量最大，有利于企業(yè)快速提升產(chǎn)品規(guī)模，其投資價(jià)值最大。

IGBT應(yīng)用領(lǐng)域

實(shí)現(xiàn)IGBT國(guó)產(chǎn)化，不僅需要研發(fā)出一套集芯片設(shè)計(jì)、晶圓制造、封裝測(cè)試、可靠性試驗(yàn)、系統(tǒng)應(yīng)用等于一體的成熟工藝技術(shù)，更需要先進(jìn)的工藝設(shè)備。

隨著芯片減薄工藝的發(fā)展，對(duì)封裝提出了更高的要求。封裝環(huán)節(jié)關(guān)系到IGBT是否能形成更高的功率密度，能否適用于更高的溫度、擁有更高的可用性、可靠性，更好地適應(yīng)惡劣環(huán)境。

IGBT模塊封裝是將多個(gè)IGBT集成封裝在一起，以提高IGBT模塊的使用壽命和可靠性，體積更小、效率更高、可靠性更高是市場(chǎng)對(duì)IGBT模塊的需求趨勢(shì)。常見的模塊封裝技術(shù)有很多，各生產(chǎn)商的命名也不一樣，如英飛凌的62mm封裝、TP34、DP70等等。一個(gè)IGBT模塊的封裝需經(jīng)歷貼片、真空焊接、等離子清洗、X-RAY照線光檢測(cè)、鍵合、灌膠及固化、成型、測(cè)試、打標(biāo)等等的生產(chǎn)工序。

IGBT封裝工藝流程

IGBT模塊封裝流程簡(jiǎn)介

1、絲網(wǎng)印刷：將錫膏按設(shè)定圖形印刷于散熱底板和DBC銅板表面，為自動(dòng)貼片做好前期準(zhǔn)備 印刷效果；

2、自動(dòng)貼片：將IGBT芯片與FRED芯片貼裝于DBC印刷錫膏表面；

IGBT封裝環(huán)節(jié)包括：絲網(wǎng)印、貼片、鍵合、功能測(cè)試等環(huán)節(jié)。這其中任何一個(gè)看似簡(jiǎn)單的環(huán)節(jié)，都需要高水準(zhǔn)的封裝技術(shù)和設(shè)備配合完成。

例如貼片環(huán)節(jié)，將IGBT芯片與FRED芯片貼裝于DBC印刷錫膏表面。這個(gè)過程需要對(duì)IGBT芯片進(jìn)行取放，要確保貼片良率和效率，就要求以電機(jī)為核心的貼片機(jī)具有高速、高頻、高精力控等特點(diǎn)。

隨著新能源汽車行業(yè)的高速發(fā)展，對(duì)高功率、高密度的IGBT模塊的需求急速增加，很多汽車廠商都已走上了IGBT自研道路，以滿足整車生產(chǎn)需求，不再被上游產(chǎn)業(yè)鏈“卡脖子”。

要生產(chǎn)具有高可靠性的IGBT模塊，高精度芯片貼裝設(shè)備必不可少。

3、真空回流焊接：將完成貼片的DBC半成品置于真空爐內(nèi)，進(jìn)行回流焊接；

高質(zhì)量的焊接技術(shù)，才能生產(chǎn)出高可靠性的產(chǎn)品。一般回流焊爐在焊接過程中會(huì)殘留氣體，并在焊點(diǎn)內(nèi)部形成氣泡和空洞。超標(biāo)的焊接氣泡會(huì)對(duì)焊點(diǎn)可靠性產(chǎn)生負(fù)面的影響，包括：

（1） 焊點(diǎn)機(jī)械強(qiáng)度下降；

（2） 元器件和PCB電流通路減少；

（3）高頻器件的阻抗增加明顯；

（4）導(dǎo)熱性降低導(dǎo)致元器件過度升溫。

真空回流焊接工藝是在回流焊接過程中引入真空環(huán)境的一種回流焊接技術(shù)，相對(duì)于傳統(tǒng)的回流焊，真空回流焊在產(chǎn)品進(jìn)入回流區(qū)的后段，制造一個(gè)真空環(huán)境，大氣壓力可以降到 5mbar（500pa）以下，并保持一定的時(shí)間，從而實(shí)現(xiàn)真空與回流焊接的結(jié)合，此時(shí)焊點(diǎn)仍處于熔融狀態(tài)，而焊點(diǎn)外部環(huán)境則接近真空，由于焊點(diǎn)內(nèi)外壓力差的作用，使得焊點(diǎn)內(nèi)的氣泡很容易從中溢出，焊點(diǎn)空洞率大幅降低。低的空洞率對(duì)存在大面積焊盤的功率器件尤其重要，由于高功率器件需要通過這些大面積焊盤來傳導(dǎo)電流和熱能，所以減少焊點(diǎn)中的空洞，可以從根本上提高器件的導(dǎo)電導(dǎo)熱性能。

4、超聲波清洗：通過清洗劑對(duì)焊接完成后的DBC半成品進(jìn)行清洗，以保證IGBT芯片表面潔凈度滿足鍵合打線要求求。

5、X-RAY缺陷檢測(cè)：通過X光檢測(cè)篩選出空洞大小符合標(biāo)準(zhǔn)的半成品，防止不良品流入下一道工序；

6、自動(dòng)鍵合：通過鍵合打線，IGBT芯片打線將各個(gè)IGBT芯片或DBC間連結(jié)起來，形成完整的電路結(jié)構(gòu)。

半導(dǎo)體鍵合AOI主要應(yīng)用于WB段后的檢測(cè)，可為IGBT生產(chǎn)提供焊料、焊線、焊點(diǎn)、DBC表面、芯片表面、插針等全面的檢測(cè)。

▲高精度還原線弧

7、激光打標(biāo)：對(duì)IGBT模塊殼體表面進(jìn)行激光打標(biāo)，標(biāo)明產(chǎn)品型號(hào)、日期等信息；

8、殼體塑封：對(duì)殼體進(jìn)行點(diǎn)膠并加裝底板，起到粘合底板的作用；

9、功率端子鍵合

10、殼體灌膠與固化：對(duì)殼體內(nèi)部進(jìn)行加注A、B膠并抽真空，高溫固化 ，達(dá)到絕緣保護(hù)作用；

11、封裝、端子成形：對(duì)產(chǎn)品進(jìn)行加裝頂蓋并對(duì)端子進(jìn)行折彎成形；

12、功能測(cè)試：對(duì)成形后產(chǎn)品進(jìn)行高低溫沖擊檢驗(yàn)、老化檢驗(yàn)后，測(cè)試IGBT靜態(tài)參數(shù)、動(dòng)態(tài)參數(shù)以符合出廠標(biāo)準(zhǔn) IGBT 模塊成品。

功率半導(dǎo)體模塊封裝是其加工過程中一個(gè)非常關(guān)鍵的環(huán)節(jié)，它關(guān)系到功率半導(dǎo)體器件是否能形成更高的功率密度，能否適用于更高的溫度、擁有更高的可用性、可靠性，更好地適應(yīng)惡劣環(huán)境。功率半導(dǎo)體器件的封裝技術(shù)特點(diǎn)為：設(shè)計(jì)緊湊可靠、輸出功率大。其中的關(guān)鍵是使硅片與散熱器之間的熱阻達(dá)到最小，同樣使模塊輸人輸出接線端子之間的接觸阻抗最低。

IGBT模塊的封裝技術(shù)難度高，高可靠性設(shè)計(jì)和封裝工藝控制是其技術(shù)難點(diǎn)。IGBT模塊具有使用時(shí)間長(zhǎng)的特點(diǎn)，汽車級(jí)模塊的使用時(shí)間可達(dá)15年。因此在封裝過程中，模塊對(duì)產(chǎn)品的可靠性和質(zhì)量穩(wěn)定性要求非常高。高可靠性設(shè)計(jì)需要考慮材料匹配、高效散熱、低寄生參數(shù)、高集成度。封裝工藝控制包括低空洞率焊接/燒結(jié)、高可靠互連、ESD防護(hù)、老化篩選等，生產(chǎn)中一個(gè)看似簡(jiǎn)單的環(huán)節(jié)往往需要長(zhǎng)時(shí)間摸索才能熟練掌握，如鋁線鍵合，表面看只需把電路用鋁線連接起來，但鍵合點(diǎn)的選擇、鍵合的力度、時(shí)間及鍵合機(jī)的參數(shù)設(shè)置、鍵合過程中應(yīng)用的夾具設(shè)計(jì)、員工操作方式等等都會(huì)影響到產(chǎn)品的質(zhì)量和成品率。

集成電路產(chǎn)業(yè)鏈包括芯片設(shè)計(jì)、晶圓制造、芯片封裝和測(cè)試等環(huán)節(jié)，各個(gè)細(xì)分環(huán)節(jié)目前都 已經(jīng)發(fā)展成為獨(dú)立的子行業(yè)。按照集成電路產(chǎn)品的生產(chǎn)制造過程進(jìn)行劃分，IC 設(shè)計(jì)行業(yè) 是集成電路行業(yè)的上游。IC 設(shè)計(jì)企業(yè)設(shè)計(jì)產(chǎn)品方案，通過代工方式由晶圓代工廠 Foundry、 封裝廠商和測(cè)試廠商完成芯片的制造、封裝和測(cè)試，然后將芯片產(chǎn)成品作為元器件銷售給 電子設(shè)備制造廠商。

集成電路測(cè)試服務(wù)行業(yè)上游的測(cè)試機(jī)、探針臺(tái)等設(shè)備主要由美國(guó)、日本的海外設(shè)備廠商壟 斷。測(cè)試服務(wù)廠家主要分為兩類：1）封測(cè)廠自有測(cè)試產(chǎn)線；2）專業(yè)的第三方測(cè)試公司。芯片設(shè)計(jì)廠商是芯片測(cè)試服務(wù)行業(yè)的主要客戶，以 SoC/MCU/FPGA 等設(shè)計(jì)行業(yè)為主。早期 的 IC 設(shè)計(jì)公司會(huì)將訂單直接下達(dá)至封測(cè)廠，再由封測(cè)廠外包至第三方的集成電路測(cè)試公 司，隨后逐步演進(jìn)為 IC 設(shè)計(jì)公司直接下訂單至第三方測(cè)試公司。

晶圓測(cè)試（Chip Probing），簡(jiǎn)稱 CP，是指通過探針臺(tái)和測(cè)試機(jī)的配合使用，對(duì)晶圓上的 裸芯片（gross die）進(jìn)行功能和電學(xué)性能參數(shù)的測(cè)試。測(cè)試過程主要為：探針臺(tái)將晶圓 逐片傳送至測(cè)試位置，芯片端點(diǎn)通過探針、專用連接線與測(cè)試機(jī)的功能模塊進(jìn)行連接，測(cè)試機(jī)對(duì)芯片施加輸入信號(hào)并采集輸出信號(hào)，以判斷芯片功能和性能是否達(dá)到設(shè)計(jì)規(guī)范要求。對(duì)裸片的測(cè)試結(jié)果通過通信接口傳送至探針臺(tái)，探針臺(tái)會(huì)根據(jù)相應(yīng)的信息對(duì)芯片進(jìn)行打點(diǎn) 標(biāo)記，形成晶圓的 Mapping，即晶圓的電性能測(cè)試結(jié)果。CP 測(cè)試設(shè)備主要由支架、測(cè)試機(jī)、 探針臺(tái)、探針卡等部件組成。CP 測(cè)試會(huì)統(tǒng)計(jì)出晶圓上的芯片合格率、不合格芯片的確切位 置和各類形式的良率等，可用于指導(dǎo)芯片設(shè)計(jì)和晶圓制造的工藝改進(jìn)。

芯片成品測(cè)試（Final Test），簡(jiǎn)稱 FT，F(xiàn)T 測(cè)試是在芯片封裝后按照測(cè)試規(guī)范對(duì)電路成品 進(jìn)行全面的電路性能檢測(cè)，目的是挑選出合格的成品芯片，保障芯片在任何環(huán)境下都可以 維持設(shè)計(jì)規(guī)格書上所預(yù)期的功能及性能。通過分選機(jī)和測(cè)試機(jī)配合使用，測(cè)試過程主要為：分選機(jī)將被測(cè)芯片逐個(gè)傳送至測(cè)試工位，被測(cè)芯片的引腳通過測(cè)試工位上的基座、專用連 接線與測(cè)試機(jī)的功能模塊進(jìn)行連接，測(cè)試機(jī)對(duì)芯片施加輸入信號(hào)并采集輸出信號(hào)，判斷芯 片功能和性能是否達(dá)到設(shè)計(jì)規(guī)范要求。測(cè)試結(jié)果通過通信接口傳送至分選機(jī)，分選機(jī)據(jù)此 對(duì)被測(cè)芯片進(jìn)行標(biāo)記、分選、收料或編帶。FT 測(cè)試系統(tǒng)通常由支架、測(cè)試機(jī)、分選機(jī)、測(cè) 試板和測(cè)試座組成。FT 測(cè)試環(huán)節(jié)的數(shù)據(jù)可以用于指導(dǎo)封裝環(huán)節(jié)的工藝改進(jìn)。

CP 測(cè)試的主要目的在于挑出壞的裸片，減少后續(xù)的封裝和 FT 測(cè)試成本；FT 測(cè)試的主要目 的確保芯片符合交付要求，避免將不合格的芯片交付給下游用戶。相比于 FT 測(cè)試，CP 測(cè) 試精密度要求更高、技術(shù)要求更高、難度更大。芯片在完成封裝后處于良好的保護(hù)狀態(tài)， 體積也較晶圓狀態(tài)的裸片增加幾倍至數(shù)十倍，因此 FT 測(cè)試對(duì)潔凈等級(jí)和作業(yè)精細(xì)程度的 要求較 CP 測(cè)試低一個(gè)級(jí)別，但測(cè)試作業(yè)的工作量和人員用工量更大。CP 測(cè)試和 FT 測(cè)試 在確保芯片良率、控制生產(chǎn)成本、指導(dǎo) IC 設(shè)計(jì)和生產(chǎn)工藝改進(jìn)等方面都起到了至關(guān)重要 的作用。

1.2AI 芯片加大Chiplet等先進(jìn)封測(cè)需求，芯片測(cè)試 “量?jī)r(jià)齊升”

在 AI 浪潮下，算力是生成式 AI 核心。GPU 可以通過并行化矩陣運(yùn)算，使得生成式 AI 中 龐大的語言模型能夠同時(shí)處理海量數(shù)據(jù)，從而顯著加快了訓(xùn)練時(shí)間。目前龍頭公司英偉達(dá) 的新產(chǎn)品GB200已經(jīng)采用Chiplet方案，將兩個(gè)GPU和一個(gè)CPU相連形成一個(gè)“Blackwell” 芯片，與上一代 H100 相比，有望將訓(xùn)練性能提高 4 倍，推理性能提高 30 倍。

此外，AMD 的 MI300 同樣采用 CPU+GPU 合封的 Chiplet 方式，單卡硬件性能出色。MI300A 成為全球首個(gè)為 AI 和 HPC 打造的 APU 加速卡。采用 Chiplet 設(shè)計(jì)，擁有 13 個(gè)小芯片，基 于 3D 堆疊，包括 24 個(gè) Zen4 CPU 內(nèi)核，同時(shí)融合了 6 顆 CDNA 3 GPU 和 8 個(gè) HBM3，集成 了 5nm 和 6nm IP，總共包含 128GB HBM3 顯存和 1460 億晶體管。根據(jù) AMD 發(fā)布會(huì)，MI300A 相比上一代產(chǎn)品 MI250X 在 AI 算力上是上一代的 8 倍，而在單位能耗的 AI 運(yùn)算上是上一 代的 5 倍。MI300X 沒有集成 CPU，而是集成 8 個(gè) GPU 以及 8 個(gè)HBM內(nèi)存模組，其集成的晶 體管數(shù)量達(dá)到了 1530 億。

在 AI 算力芯片的設(shè)計(jì)中，Chiplet 相較于 SoC 對(duì)于性能提升更有優(yōu)勢(shì)、性價(jià)比更高，有 望成為 AI 芯片設(shè)計(jì)公司的主流設(shè)計(jì)方案。Chiplet 具體是指小型模塊化芯片，通過 dieto-die 內(nèi)部互聯(lián)技術(shù)將多個(gè)模塊芯片與底層基礎(chǔ)芯片封裝在一起形成一個(gè)整體的內(nèi)部芯 片。與 SoC 不同，SoC 是在設(shè)計(jì)階段將不同的模塊設(shè)計(jì)到一顆 die（芯片裸片）中，晶圓 制造完成后封裝；Chiplet 則將不同模塊從設(shè)計(jì)時(shí)就按照不同計(jì)算或者功能單元進(jìn)行分解， 制作成不同 die 后使用先進(jìn)封裝技術(shù)互聯(lián)封裝，不同模塊制造工藝可以不同。

Chiplet 相比傳統(tǒng) SoC 芯片優(yōu)勢(shì)明顯。Chiplet 能利用最合理的工藝滿足數(shù)字、射頻、模 擬、I/O 等不同模塊的技術(shù)要求，把大規(guī)模的 SoC 按照功能分解為模塊化的芯粒，在保持 較高性能的同時(shí)，大幅度降低了設(shè)計(jì)復(fù)雜程度，有效提高了芯片良率、集成度，降低芯片 的設(shè)計(jì)和制造成本，加速了芯片迭代速度。Chiplet 技術(shù)的興起，拉動(dòng)測(cè)試產(chǎn)業(yè)整體需求。在 CP 測(cè)試環(huán)節(jié)，因?yàn)?Chiplet 封裝成本 高，為確保良率、降低成本，需要在封裝前對(duì)每一顆芯片裸片進(jìn)行 CP 測(cè)試，相較于 SoC， Chiplet 對(duì)芯片的 CP 測(cè)試需求按照芯片裸片數(shù)量成倍增加；在 FT 測(cè)試環(huán)節(jié)，隨著 Chiplet 從 2D 逐漸發(fā)展到 2.5D、3D，測(cè)試的難度提升，簡(jiǎn)單測(cè)試機(jī)減少，復(fù)雜測(cè)試機(jī)增加。Chiplet 技術(shù)拉動(dòng)了測(cè)試需求，半導(dǎo)體測(cè)試廠商有望迎來需求起量。

大趨勢(shì)下的國(guó)產(chǎn)替代：芯片制造鏈從臺(tái)系向內(nèi)地轉(zhuǎn)移

中國(guó)大陸正承接產(chǎn)業(yè)遷移，帶動(dòng)國(guó)內(nèi)半導(dǎo)體測(cè)試產(chǎn)能擴(kuò)張。自從上世紀(jì) 70 年代半導(dǎo)體產(chǎn) 業(yè)在美國(guó)形成規(guī)模以來，半導(dǎo)體產(chǎn)業(yè)沿著“美國(guó)→日本→韓國(guó)和中國(guó)臺(tái)灣→中國(guó)大陸”的 順序共經(jīng)歷了三次產(chǎn)業(yè)遷移。中國(guó)大陸憑借著勞動(dòng)力成本、技術(shù)、人才等優(yōu)勢(shì)，完成了半 導(dǎo)體產(chǎn)業(yè)的原始積累。此外，受地緣政治等因素的影響，建立自主可控的產(chǎn)業(yè)鏈已成為當(dāng) 前階段的重要目標(biāo)，特別是特種芯片及高端 AI 算力芯片制造鏈回遷迫在眉睫。半導(dǎo)體國(guó) 產(chǎn)化進(jìn)程正持續(xù)加深，帶動(dòng)國(guó)內(nèi)半導(dǎo)體測(cè)試新產(chǎn)能不斷擴(kuò)張。

國(guó)內(nèi)晶圓廠及 IDM 廠商資本開支處于高位，擴(kuò)產(chǎn)趨勢(shì)明顯，有望拉動(dòng)整體測(cè)試需求。受產(chǎn) 業(yè)鏈轉(zhuǎn)移趨勢(shì)影響，國(guó)內(nèi)晶圓廠及 IDM 廠商資本開支持續(xù)處于高位，正處于不斷擴(kuò)產(chǎn)的過 程。測(cè)試在產(chǎn)業(yè)鏈中的位置緊貼晶圓廠，伴隨著晶圓制造產(chǎn)能的遷移，測(cè)試產(chǎn)能有望隨之 向國(guó)內(nèi)轉(zhuǎn)移。根據(jù)中芯國(guó)際 2023 年報(bào)中給出的對(duì)于 2024 年的指引，資本開支較 2023 年 有望保持持平。展望未來，國(guó)內(nèi)晶圓廠資本開支有望持續(xù)處于高位，與之配套的測(cè)試服務(wù) 產(chǎn)能有望迎來快速增長(zhǎng)。

01.芯片封測(cè)

芯片封測(cè)是半導(dǎo)體生產(chǎn)過程的關(guān)鍵環(huán)節(jié)之一，包括芯片測(cè)試和芯片封裝兩個(gè)步驟。

芯片測(cè)試是在半導(dǎo)體制造的過程中對(duì)芯片進(jìn)行嚴(yán)格的檢測(cè)和測(cè)試，以驗(yàn)證芯片是否符合設(shè)計(jì)要求，包括數(shù)字、模擬、混合信號(hào)電路的測(cè)試等，并檢查焊點(diǎn)的可靠性和連接強(qiáng)度。這一步是為了確保芯片的質(zhì)量和穩(wěn)定性。

芯片封裝則是將測(cè)試完成的芯片進(jìn)行封裝，以便其被應(yīng)用在各種設(shè)備中。封裝過程涉及一系列工藝和技術(shù)，包括晶圓減薄、晶圓切割、光檢查、芯片貼裝等，封裝后還要對(duì)封裝工藝質(zhì)量和代工質(zhì)量進(jìn)行測(cè)試，以保證芯片的穩(wěn)定性和可靠性。

02.芯片封測(cè)的基本流程

芯片封測(cè)的基本流程主要包括封裝和測(cè)試兩大環(huán)節(jié)。

在封裝環(huán)節(jié)，首先進(jìn)行晶圓減薄，將剛出廠的晶圓進(jìn)行背面減薄，達(dá)到封裝需要的厚度。接著是晶圓切割，將晶圓切割成一個(gè)個(gè)獨(dú)立的Dice，并對(duì)這些Dice進(jìn)行清洗。然后，進(jìn)行芯片粘接，即將芯片粘接在基板上，銀漿固化以防止氧化，再進(jìn)行引線焊接。完成這些步驟后，進(jìn)行注塑，用EMC（塑封料）把產(chǎn)品封裝起來，并加熱硬化。隨后，進(jìn)行激光打字，在產(chǎn)品上刻上生產(chǎn)日期、批次等內(nèi)容。緊接著是高溫固化，以保護(hù)IC內(nèi)部結(jié)構(gòu)，消除內(nèi)部應(yīng)力。之后，去溢料，修剪邊角。最后，進(jìn)行電鍍，提高導(dǎo)電性能，增強(qiáng)可焊接性。

在測(cè)試環(huán)節(jié)，主要包括功能測(cè)試和焊點(diǎn)可靠性測(cè)試等。功能測(cè)試是對(duì)芯片的功能進(jìn)行測(cè)試，驗(yàn)證芯片是否符合設(shè)計(jì)要求。焊點(diǎn)可靠性測(cè)試則是對(duì)芯片焊點(diǎn)的可靠性進(jìn)行測(cè)試，驗(yàn)證焊點(diǎn)的可靠性和連接強(qiáng)度。

常見的封測(cè)設(shè)備和工具

封裝設(shè)備：封裝設(shè)備主要用于將芯片封裝在適當(dāng)?shù)姆庋b體中，常見的封裝設(shè)備有自動(dòng)封裝機(jī)、上膠機(jī)、壓合機(jī)等。這些設(shè)備能夠自動(dòng)化完成芯片的封裝過程，提高生產(chǎn)效率。

測(cè)試設(shè)備：測(cè)試設(shè)備用于對(duì)封裝好的芯片進(jìn)行測(cè)試，包括性能測(cè)試和功能測(cè)試。常見的測(cè)試設(shè)備有測(cè)試機(jī)、探針臺(tái)、顯微鏡等。測(cè)試機(jī)能夠?qū)π酒M(jìn)行電性能測(cè)試，探針臺(tái)則用于對(duì)芯片進(jìn)行物理連接和信號(hào)傳輸，顯微鏡則用于觀察芯片的結(jié)構(gòu)和缺陷。

測(cè)量工具：測(cè)量工具用于精確測(cè)量芯片的尺寸、形狀和位置等參數(shù)。常見的測(cè)量工具有顯微鏡、千分尺、投影儀等。這些工具能夠確保芯片的封裝精度和質(zhì)量。

此外，在芯片封測(cè)過程中，還需要使用一些輔助設(shè)備和工具，如清洗設(shè)備、烘烤設(shè)備、夾具、吸盤等。這些設(shè)備和工具在封裝和測(cè)試過程中起著重要的作用，確保芯片能夠正常工作和符合質(zhì)量標(biāo)準(zhǔn)。

自動(dòng)測(cè)試設(shè)備（ATE）

自動(dòng)測(cè)試設(shè)備（ATE）是一種自動(dòng)化系統(tǒng)，專門用于電氣、熱力和物理測(cè)試，無需人工直接干預(yù)。ATE的主要目的是加速測(cè)試過程、執(zhí)行重復(fù)任務(wù)或增強(qiáng)測(cè)試系統(tǒng)的重復(fù)性和一致性。它廣泛應(yīng)用于半導(dǎo)體領(lǐng)域，對(duì)被測(cè)對(duì)象進(jìn)行性能驗(yàn)證和故障診斷，具有工作效率高、操作簡(jiǎn)單、靈敏度高、精度高等優(yōu)勢(shì)。

ATE的主要工作流程是以計(jì)算機(jī)編程代替人工測(cè)試，基于測(cè)試程序控制儀器并對(duì)待測(cè)品進(jìn)行輸入和輸出信號(hào)檢測(cè)分析，從而判斷待測(cè)品的性能是否符合要求。ATE的應(yīng)用可以顯著減少人工測(cè)試的成本和誤差，提高測(cè)試效率和準(zhǔn)確性。

隨著技術(shù)的發(fā)展，ATE正朝著高度集成化、更高的測(cè)試速度以及適應(yīng)5G和物聯(lián)網(wǎng)(IoT)應(yīng)用等方向發(fā)展。高度集成化的ATE測(cè)試座將整合更多的測(cè)試功能和自動(dòng)化控制，以適應(yīng)電子產(chǎn)品的復(fù)雜性和需求的增加。同時(shí)，ATE也需要具備更快的測(cè)試和數(shù)據(jù)傳輸速度，以滿足更高的產(chǎn)能需求。

探針卡

探針卡（probe card）又稱晶元探針卡，是晶圓測(cè)試廠廣泛用于晶圓測(cè)試的關(guān)鍵接口，主要由PCB、探針、ring組成，根據(jù)不同需求，還可能有電子元件等。其功能是將探針卡上的探針直接與芯片上的焊墊或凸塊直接接觸，導(dǎo)出芯片訊號(hào)，再配合周邊測(cè)試儀器與軟件控制達(dá)到自動(dòng)化量測(cè)晶圓的目的。探針卡的應(yīng)用范圍廣泛，包括內(nèi)存、邏輯、消費(fèi)、驅(qū)動(dòng)、通訊IC等科技產(chǎn)品的晶圓測(cè)試。

探針卡主要分為懸臂探針卡和垂直探針卡兩類，廣泛應(yīng)用于集成電路、光電器件、傳感器件、電子器件、LCD等測(cè)試領(lǐng)域，服務(wù)的產(chǎn)業(yè)涉及半導(dǎo)體、軍工、航天、汽車電子、工業(yè)控制、消費(fèi)類電子等。

在操作時(shí)，需要準(zhǔn)備一支探針卡和一臺(tái)測(cè)試電路板的儀器設(shè)備，并檢查電路板是否有損壞或松動(dòng)的部件。然后，根據(jù)測(cè)試需求在電路板上選擇測(cè)試點(diǎn)，并將探針卡的探頭連接到測(cè)試點(diǎn)。最后，在測(cè)試儀器上觀察結(jié)果并記錄。

探針卡對(duì)于前期測(cè)試的開發(fā)及后期量產(chǎn)測(cè)試的良率保證都非常重要，是晶圓制造過程中對(duì)制造成本影響相當(dāng)大的重要制程。

03.封測(cè)技術(shù)的分類

封測(cè)技術(shù)是指將半導(dǎo)體芯片進(jìn)行封裝，并進(jìn)行測(cè)試的過程，其分類可以從多個(gè)維度進(jìn)行考察。

從測(cè)試目的和階段來看，封裝測(cè)試技術(shù)主要可以分為成品測(cè)試技術(shù)、封裝材料測(cè)試技術(shù)以及封裝失效分析技術(shù)。成品測(cè)試技術(shù)是在電子產(chǎn)品組裝和封裝后進(jìn)行的最終測(cè)試，主要用于檢測(cè)產(chǎn)品是否符合設(shè)計(jì)要求和規(guī)格要求，通常包括功能測(cè)試、信號(hào)測(cè)試、無損測(cè)試等。封裝材料測(cè)試技術(shù)則主要用于測(cè)試封裝過程中所使用的材料是否符合要求，涉及到材料的可靠性、耐久性、機(jī)械強(qiáng)度和導(dǎo)電性等方面。封裝失效分析技術(shù)則是對(duì)封裝過程中所發(fā)生的各種故障進(jìn)行分析和診斷，確定故障原因和采取措施。

從測(cè)試手段和方法來看，常見的封裝測(cè)試技術(shù)有人工目檢（MVI）、在線測(cè)試（ICT）、自動(dòng)光學(xué)測(cè)試（AOI）、自動(dòng)X射線測(cè)試（AXI）以及飛針測(cè)試等。人工目檢是一種用肉眼檢查的方法，但在處理細(xì)間距芯片和焊接質(zhì)量檢查時(shí)，其效果可能并不理想。飛針測(cè)試則是以兩根探針對(duì)器件加電來實(shí)現(xiàn)檢測(cè)的方法，但隨著器件的小型化和產(chǎn)品的高密度化，其不足也逐漸顯現(xiàn)。ICT針床測(cè)試是一種廣泛使用的測(cè)試技術(shù)，測(cè)試速度快，適合單一品種大批量的產(chǎn)品。自動(dòng)光學(xué)檢測(cè)（AOI）則是近幾年興起的一種檢測(cè)方法，具有高效、準(zhǔn)確的特點(diǎn)。

此外，根據(jù)封裝形式和技術(shù)特點(diǎn)，還有系統(tǒng)級(jí)封裝（SiP）和晶圓級(jí)封裝（WLP）等先進(jìn)封裝測(cè)試技術(shù)。這些技術(shù)不僅提高了芯片的集成度和可靠性，還在尺寸、重量和功耗等方面取得了顯著優(yōu)勢(shì)。

04.封測(cè)過程中的常見問題和挑戰(zhàn)

封裝問題：封裝過程中可能出現(xiàn)的問題有焊接不良、封裝裂紋、封裝漏膠等。焊接不良可能表現(xiàn)為焊點(diǎn)未焊接、焊接不良或焊點(diǎn)短路等，影響芯片的電氣性能。封裝裂紋則可能由于材料的熱膨脹系數(shù)不匹配或溫度控制不當(dāng)導(dǎo)致，影響封裝的穩(wěn)定性和可靠性。封裝漏膠則與封裝膠水不足或不均勻有關(guān)，可能導(dǎo)致封裝器件出現(xiàn)漏膠現(xiàn)象。

測(cè)試問題：測(cè)試階段的問題主要包括測(cè)試程序錯(cuò)誤、測(cè)試環(huán)境干擾等。測(cè)試程序可能存在錯(cuò)誤或不完整，導(dǎo)致測(cè)試結(jié)果不準(zhǔn)確或無法正確評(píng)估芯片的性能。測(cè)試環(huán)境中可能存在干擾或噪聲等因素，影響測(cè)試結(jié)果的準(zhǔn)確性。此外，常見的測(cè)試挑戰(zhàn)還包括漏氣或滲漏、破裂、不均勻壓力分布等問題，這些都可能導(dǎo)致測(cè)試結(jié)果不準(zhǔn)確或測(cè)試失敗。

操作和技術(shù)挑戰(zhàn)：芯片封測(cè)過程中，操作技術(shù)不當(dāng)也可能引發(fā)問題。例如，操作員可能未能正確安裝密封部件，或者使用了不合適的密封材料，這些都可能導(dǎo)致密封性能不達(dá)標(biāo)。此外，隨著芯片尺寸的不斷縮小和集成度的提高，對(duì)測(cè)試設(shè)備的精度和穩(wěn)定性要求也越來越高，這增加了操作和技術(shù)上的難度。

環(huán)境與可靠性挑戰(zhàn)：溫度變化和材料膨脹等因素也可能對(duì)封裝和測(cè)試過程造成影響。溫度變化可能引起材料膨脹或收縮，導(dǎo)致密封件不再緊密。而材料膨脹則可能在高溫和高壓環(huán)境下導(dǎo)致密封材料破壞。

05.封裝故障

焊接不良：

焊點(diǎn)裂縫：由于焊接過程中產(chǎn)生的熱應(yīng)力造成。

焊點(diǎn)虛焊：焊接溫度或時(shí)間不足導(dǎo)致。

焊點(diǎn)短路：焊料流動(dòng)不良或焊點(diǎn)位置偏移造成。

接觸不良：

引腳接觸不良：由引腳表面氧化、污染或引腳與接插件之間的接觸不良造成。

引腳斷裂：引腳材料缺陷或外力引起。

引腳過度磨損：長(zhǎng)時(shí)間插拔或使用環(huán)境惡劣導(dǎo)致。

封裝裂紋和漏膠：

由于封裝材料選擇不當(dāng)、封裝工藝參數(shù)不合適或環(huán)境因素（如溫度變化、濕度等）的影響，可能導(dǎo)致封裝體出現(xiàn)裂紋。

封裝漏膠則可能與封裝膠水的質(zhì)量、涂覆工藝或固化過程有關(guān)。

機(jī)械損傷：

在封裝、運(yùn)輸或安裝過程中，芯片可能受到物理沖擊、振動(dòng)等機(jī)械應(yīng)力的作用，導(dǎo)致封裝體或內(nèi)部結(jié)構(gòu)受損。

材料問題：

封裝材料的質(zhì)量、成分和屬性對(duì)封裝質(zhì)量有重要影響。例如，材料的熱膨脹系數(shù)不匹配可能導(dǎo)致封裝體在溫度變化時(shí)產(chǎn)生應(yīng)力，進(jìn)而引發(fā)故障。

06.測(cè)試失敗

芯片設(shè)計(jì)問題：設(shè)計(jì)缺陷是導(dǎo)致測(cè)試失敗的重要原因之一。芯片設(shè)計(jì)中如果存在錯(cuò)誤或不完善的地方，其功能或性能可能無法滿足預(yù)期。設(shè)計(jì)上的不足可能導(dǎo)致芯片在測(cè)試階段表現(xiàn)出不符合要求的行為，從而引發(fā)測(cè)試失敗。

測(cè)試程序問題：測(cè)試程序是評(píng)估芯片性能的關(guān)鍵工具。如果測(cè)試程序存在錯(cuò)誤或不完整，那么測(cè)試結(jié)果可能不準(zhǔn)確或無法正確評(píng)估芯片的性能。測(cè)試程序的設(shè)計(jì)和優(yōu)化是確保測(cè)試準(zhǔn)確性和可靠性的重要環(huán)節(jié)。

環(huán)境因素：測(cè)試環(huán)境中的干擾或噪聲等因素也可能對(duì)測(cè)試結(jié)果產(chǎn)生負(fù)面影響。這些環(huán)境因素可能干擾測(cè)試信號(hào)的準(zhǔn)確性，導(dǎo)致測(cè)試結(jié)果與實(shí)際情況不符，從而引發(fā)測(cè)試失敗。

為了降低測(cè)試失敗的風(fēng)險(xiǎn)，可以采取以下措施：

在芯片設(shè)計(jì)階段進(jìn)行全面的驗(yàn)證和仿真，盡量避免設(shè)計(jì)缺陷的出現(xiàn)。

優(yōu)化測(cè)試程序和方案，確保覆蓋率和準(zhǔn)確性，提高測(cè)試的可靠性。

加強(qiáng)測(cè)試環(huán)境的控制，減少干擾和噪聲的影響，確保測(cè)試結(jié)果的準(zhǔn)確性和可靠性。

07.封測(cè)技術(shù)的發(fā)展趨勢(shì)

封測(cè)技術(shù)的發(fā)展趨勢(shì)呈現(xiàn)出多個(gè)方向，隨著電子信息產(chǎn)業(yè)的快速發(fā)展和新興領(lǐng)域的不斷涌現(xiàn)，芯片封測(cè)市場(chǎng)需求持續(xù)增長(zhǎng)，為封測(cè)技術(shù)的發(fā)展提供了廣闊的空間。

隨著物聯(lián)網(wǎng)、智能家居等領(lǐng)域的興起，對(duì)高可靠性集成電路的需求不斷增加，因此，高可靠性封測(cè)方案的需求也在增長(zhǎng)。這要求封測(cè)技術(shù)不斷創(chuàng)新，以滿足市場(chǎng)對(duì)高質(zhì)量集成電路的需求。

先進(jìn)封裝技術(shù)將成為未來封測(cè)市場(chǎng)的主要增長(zhǎng)點(diǎn)。在芯片制程技術(shù)進(jìn)入“后摩爾時(shí)代”后，先進(jìn)封裝技術(shù)能在不單純依靠芯片制程工藝實(shí)現(xiàn)突破的情況下，通過晶圓級(jí)封裝和系統(tǒng)級(jí)封裝，提高產(chǎn)品集成度和功能多樣化，滿足終端應(yīng)用對(duì)芯片輕薄、低功耗、高性能的需求，同時(shí)大幅降低芯片成本。

隨著新材料、新工藝的不斷涌現(xiàn)，芯片封測(cè)技術(shù)將迎來更加廣闊的發(fā)展空間。新材料和新工藝的應(yīng)用將進(jìn)一步提升封測(cè)技術(shù)的性能，降低制造成本，并推動(dòng)產(chǎn)業(yè)向高端化、智能化發(fā)展。

審核編輯 黃宇