在FPGA的世界里，設(shè)計(jì)軟件在整個(gè)系統(tǒng)開發(fā)過程中發(fā)揮著至關(guān)重要的作用，它通過先進(jìn)的功能使端到端編程變得更加容易，從而在充分利用器件功能的同時(shí)實(shí)現(xiàn)設(shè)計(jì)的靈活性。

然而，由于基于FPGA的片上系統(tǒng)（SoC）設(shè)計(jì)是一項(xiàng)多學(xué)科的工作，需要硬件架構(gòu)、嵌入式軟件、系統(tǒng)集成等方面的專業(yè)知識(shí)，因此非FPGA設(shè)計(jì)人員或首次使用FPGA的用戶往往需要很高的學(xué)習(xí)成本。

萊迪思Propel是一款基于圖形用戶界面（GUI）的先進(jìn)設(shè)計(jì)環(huán)境，旨在通過提供一整套圖形和命令行工具來創(chuàng)建、分析、編譯和調(diào)試基于FPGA系統(tǒng)的硬件設(shè)計(jì)和軟件設(shè)計(jì)，從而應(yīng)對(duì)以上挑戰(zhàn)。

最新版本的萊迪思Propel（2024.1）進(jìn)一步簡(jiǎn)化了開發(fā)周期，改善了軟硬件設(shè)計(jì)人員的體驗(yàn)。請(qǐng)繼續(xù)閱讀，了解最新更新如何幫助您在幾分鐘內(nèi)構(gòu)建基于FPGA的處理器系統(tǒng)。

為開發(fā)者賦能的重要工具

最新的萊迪思Propel提供了一個(gè)用戶友好的環(huán)境，具有拖放IP實(shí)例化和“構(gòu)建即正確”的設(shè)計(jì)方法，大大增強(qiáng)了易用性。這有助于設(shè)計(jì)人員快速高效地構(gòu)建復(fù)雜的系統(tǒng)，通過引腳間自動(dòng)連接、向?qū)脚渲煤蛥?shù)化來簡(jiǎn)化設(shè)計(jì)流程，快速集成處理器和外設(shè)IP。

Propel還通過圖形和命令行工具提高靈活性，滿足各種技能水平的設(shè)計(jì)人員的需要。它允許腳本級(jí)編輯，以實(shí)現(xiàn)細(xì)粒度控制和更新現(xiàn)有設(shè)計(jì)。它還集成了豐富的資源，其強(qiáng)大的IP服務(wù)器定期更新，幫助開發(fā)人員在快速在基于萊迪思FPGA的設(shè)計(jì)上實(shí)現(xiàn)新的IP。

最后，該工具的軟件開發(fā)工具包（SDK）提供了一個(gè)無(wú)縫的軟件開發(fā)環(huán)境，集成了行業(yè)標(biāo)準(zhǔn)的集成開發(fā)環(huán)境（IDE）和工具鏈、軟件/硬件調(diào)試功能、軟件庫(kù)和用于Propel定義系統(tǒng)的電路板支持包（BSP）。

這些功能共同構(gòu)成了一個(gè)高效的設(shè)計(jì)環(huán)境，可大大減少嵌入式設(shè)計(jì)人員的開發(fā)時(shí)間和復(fù)雜性，使他們能夠?qū)Ｗ⒂贔PGA處理器系統(tǒng)的創(chuàng)新和優(yōu)化。

在硬件和軟件環(huán)境中提供全方位價(jià)值

Propel的最新版本為硬件和軟件設(shè)計(jì)者帶來了很多價(jià)值。它為IP合作伙伴和客戶提供了一個(gè)完全腳本化的IP發(fā)布和使用流程，為那些包含混合語(yǔ)言設(shè)計(jì)塊的設(shè)計(jì)自動(dòng)生成仿真腳本，從而實(shí)現(xiàn)系統(tǒng)驗(yàn)證的靈活性。

對(duì)于嵌入式軟件設(shè)計(jì)人員，Propel可用于分析其C/C++代碼的性能，并在系統(tǒng)模型上調(diào)試代碼，而無(wú)需電路板。QuickEMUlator（QEMU）的加入增加了軟件工程師團(tuán)隊(duì)的可擴(kuò)展性，因?yàn)槊课还こ處煻伎梢栽赒EMU模型上運(yùn)行自己的軟件代碼，而無(wú)需多個(gè)電路板。

Propel全新價(jià)值增強(qiáng)功能和特性包括：

★ QuestaSim萊迪思版：在調(diào)試功能和提高設(shè)計(jì)效率方面邁出了一大步。與包含ModelSim的前一版本相比，QuestaSim性能更強(qiáng)，采用了更先進(jìn)的仿真技術(shù)，仿真速度更快，支持多語(yǔ)言開發(fā)。該流程是半自動(dòng)的，Propel為用戶處理了大部分設(shè)置工作，用戶可以輕松上手。

★設(shè)計(jì)創(chuàng)建增強(qiáng)功能（Builder中的SoC和SDK中的C/C++）：Propel幫助設(shè)計(jì)人員在設(shè)計(jì)流程中快人一步，為各種應(yīng)用需求提供多種不同的模板。其新的模板創(chuàng)建流程讓用戶更方便辨別哪些模板更容易創(chuàng)建。設(shè)計(jì)人員可以通過創(chuàng)建跨職能團(tuán)隊(duì)共享的自定義C++項(xiàng)目模板來提高工作效率。

★使用事務(wù)控制語(yǔ)言（TCL）實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化：設(shè)計(jì)人員可使用Propel自動(dòng)生成TCL構(gòu)建腳本，用于從零開始重建設(shè)計(jì)。這樣，傾向使用預(yù)先編寫腳本的僅使用控制臺(tái)的用戶就能輕松上手，并繼續(xù)使用PropelBuilder進(jìn)行開發(fā)。

★優(yōu)化設(shè)計(jì)規(guī)則檢查（DRC）：PropelBuilder的DRC引擎在此版本中也得到了增強(qiáng)，支持幾種新的設(shè)計(jì)規(guī)則檢查類型?，F(xiàn)在它支持幾種新的增強(qiáng)型DRC，用戶能以新的方式開發(fā)項(xiàng)目，并在設(shè)計(jì)流程中更早地發(fā)現(xiàn)問題，從而提高易用性。

★顏色定制功能：Propel Builder中的顏色定制功能大大增強(qiáng)，圖形用戶界面中的幾乎所有內(nèi)容都可以進(jìn)行顏色定制。組件外觀、組件名稱、組件端口、原理圖背景、圖形用戶界面背景和控制臺(tái)文本都支持更多顏色定制。

★支持高速集成電路硬件描述語(yǔ)言（VHDL）：設(shè)計(jì)人員可以開發(fā)和導(dǎo)入自己的VHDL代碼，這些代碼可以直接集成到PropelBuilder的SoC設(shè)計(jì)中。與Verilog類似，Propel 2024.1增強(qiáng)了對(duì)VHDL的支持。用VHDL和Verilog編寫的RTL代碼可轉(zhuǎn)換為膠合邏輯組件，用于系統(tǒng)集成。

簡(jiǎn)化FPGA設(shè)計(jì)流程和仿真

Propel現(xiàn)支持QEMU虛擬平臺(tái)，嵌入式設(shè)計(jì)人員能夠使用Propel和萊迪思的嵌入式設(shè)計(jì)流程，而無(wú)需實(shí)際的器件。該流程為用戶處理所有必要的工具鏈和配置設(shè)置，幫助他們輕松仿真自己的虛擬RISC-V設(shè)計(jì)。QEMU是一個(gè)多功能虛擬平臺(tái)，可為用戶帶來諸多好處，尤其是在軟件開發(fā)和測(cè)試領(lǐng)域。

FreeRTOS升級(jí)：Propel SDK還支持多個(gè)新的應(yīng)用模板，用戶能夠更輕松地使用各種新的設(shè)計(jì)流程。在這個(gè)版本中，我們帶來了兩個(gè)新的基于FreeRTOS（實(shí)時(shí)操作系統(tǒng)）的模板，提供了詳細(xì)和簡(jiǎn)化示例，演示它如何在用戶的RISC-V系統(tǒng)中運(yùn)行。此外，我們還支持一個(gè)新的時(shí)序分析模板，向用戶演示如何使用gprof生成性能數(shù)據(jù)。

憑借萊迪思Propel的強(qiáng)大功能，F(xiàn)PGA開發(fā)人員可以在其應(yīng)用和系統(tǒng)開發(fā)中快速、高效地探索全新可能。無(wú)論您是經(jīng)驗(yàn)豐富的工程師還是剛剛?cè)腴T，Propel直觀的界面和全面的功能將助您快速取得設(shè)計(jì)成功，從簡(jiǎn)單的應(yīng)用到復(fù)雜的嵌入式控制和數(shù)據(jù)處理系統(tǒng)。