? 時(shí)間：1月28-30日

? 地點(diǎn)：美國(guó)加州圣克拉拉市，

圣克拉拉會(huì)展中心

? 展位號(hào)：627

芯和半導(dǎo)體將于1月28-30日參加在美國(guó)加利福尼亞州圣客拉拉市舉辦的DesignCon 2025，展位號(hào)為627。這也是芯和連續(xù)第12年參加DesignCon大會(huì)，并展示其最新的“從芯片到系統(tǒng)”的全棧集成系統(tǒng)EDA平臺(tái)。

活動(dòng)簡(jiǎn)介

DesignCon2025大會(huì)是一個(gè)專注于電子設(shè)計(jì)、高速通信和系統(tǒng)設(shè)計(jì)的頂級(jí)盛會(huì)。它匯集了各行各業(yè)的工程師共同探討芯片、電路板和系統(tǒng)設(shè)計(jì)的最新進(jìn)展。會(huì)議特別關(guān)注信號(hào)完整性、電源完整性以及電磁干擾（EMI）抑制等關(guān)鍵技術(shù)問題。

技術(shù)演講

芯和半導(dǎo)體將在大會(huì)上發(fā)表兩篇論文并進(jìn)行演講，詳情如下：

《Study of TDR Impedance & Loss Based on Modified Cannon-Ball Huray Roughness Modelon a 1.6Tbps Optical Module PCB》

Track

04. Advances in Materials & Processing for PCBs, Modules & Packages

作者

Rui Wang（芯和半導(dǎo)體）, Zhi Li（深南電路）, Rongyao Tang, Shengyao Wan（烽火通信）

時(shí)間

1月29日, 1100PM（太平洋時(shí)間）

地點(diǎn)

Ballroom E

《Fast Design & Simulation of Photonics Computing Chip Base on Chiplet-Based Heterogeneous Integration》

Track

01. Signal & Power Integrity for Single-Multi Die, Interposer & Packaging

時(shí)間

1月29日, 245PM（太平洋時(shí)間）

地點(diǎn)

Ballroom B

活動(dòng)簡(jiǎn)介

芯和半導(dǎo)體將在此次大會(huì)上推出其最新的“從芯片到系統(tǒng)的全棧集成系統(tǒng)EDA平臺(tái)"，從芯片、封裝、模組、PCB板級(jí)、互連到整機(jī)系統(tǒng)，全面賦能AI硬件系統(tǒng)設(shè)計(jì)。

從芯片到系統(tǒng)的全棧集成系統(tǒng)EDA平臺(tái)

芯和半導(dǎo)體EDA硬核科技

其中，芯和將重點(diǎn)展示其高速數(shù)字系統(tǒng)設(shè)計(jì)分析全流程、2.5D/3DIC Chiplet 先進(jìn)封裝分析方案。