一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺談DFT可測性設(shè)計的工作原理

中科本原 ? 來源:中科本原 ? 2025-03-01 09:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在芯片設(shè)計的世界里,有一種被稱為"火眼金睛"的技術(shù),它就是DFT(Design for Testability,可測性設(shè)計)。今天,就讓我們一起揭開這項技術(shù)的神秘面紗,看看它是如何成為芯片質(zhì)量的守護(hù)神的。

DFT:芯片質(zhì)量的守護(hù)神

DFT,全稱Design for Testability,即可測性設(shè)計。它是一種在芯片設(shè)計階段就考慮測試問題的技術(shù),目的是為了提高芯片的可測試性,確保芯片在制造過程中能夠被有效地檢測和診斷。把有缺陷的芯片篩選出來,防止有缺陷的芯片流入到客戶手上。同時考慮成本和收益,向量覆蓋率越高,越有利于篩選出有缺陷的芯片。

DFT的工作原理

DFT的工作原理主要基于掃描鏈(Scan Chain)、內(nèi)置自測試(BIST,Built-In Self-Test)、IO測試與邊界掃描(Boundary Scan)三種技術(shù)。

掃描鏈(Scan Test):通過插入掃描鏈(Scan Chain),使得內(nèi)部邏輯狀態(tài)都可控制,既控制內(nèi)部邏輯的輸入,也控制內(nèi)部邏輯的輸出,生成測試向量檢測實際輸出與期望輸出是否一致,來篩選出有Stuck-at故障、transition故障等的芯片。在測試模式下,我們可以通過這條鏈將測試數(shù)據(jù)輸入芯片,并讀取芯片的輸出數(shù)據(jù),從而檢測芯片的功能是否正確。

cbf51392-f5bb-11ef-9310-92fbcf53809c.png

圖1 Design Before and After Adding Scan

內(nèi)置自測試(mbist):內(nèi)置自測試是一種在芯片內(nèi)部集成測試電路的技術(shù)。它可以在芯片工作時自動進(jìn)行測試,無需外部測試設(shè)備的參與。針對SRAM、DRAM等存儲器單元,通過旁路邏輯和BIST算法檢測物理缺陷(如短路、斷路),篩選出有故障的芯片。這種技術(shù)特別適用于檢測芯片的存儲器和邏輯電路。

cc16433c-f5bb-11ef-9310-92fbcf53809c.png

圖2 Configuration with BISR Controller

IO測試與邊界掃描(Boundary Scan) :驗證芯片引腳連接性,篩選出管腳有制造缺陷的芯片。通過以上測試,在晶圓未切割前進(jìn)行初步測試,篩選出存在制造缺陷的芯片,避免后續(xù)封裝成本的浪費(fèi)。這個測試原理就和EDA驗證一樣,都是通過golden值來判斷邏輯的正確性

cc3e9f12-f5bb-11ef-9310-92fbcf53809c.png

圖3 Boundary Scan Architecture

DFT的應(yīng)用

DFT技術(shù)在芯片設(shè)計中的應(yīng)用非常廣泛。無論是處理器、存儲器,還是各種專用芯片,都離不開DFT的支持。

中科本原實時控制系列DSP芯片憑借其完善的DFT架構(gòu),確保了芯片在復(fù)雜應(yīng)用場景下的高可靠性和穩(wěn)定性。具體來說,DFT設(shè)計通過在芯片內(nèi)部集成多種測試機(jī)制,如掃描鏈、內(nèi)建自測試(BIST)和邊界掃描(Boundary Scan),能夠在芯片制造和運(yùn)行過程中實時監(jiān)測和診斷潛在故障。這種設(shè)計不僅提高了芯片的可測試性,還顯著降低了生產(chǎn)測試成本和時間,同時增強(qiáng)了芯片在高溫、高濕、強(qiáng)電磁干擾等惡劣環(huán)境下的抗干擾能力。此外,DFT設(shè)計還支持芯片的全生命周期管理,從設(shè)計、制造到現(xiàn)場應(yīng)用,均可通過高效的測試手段確保芯片性能的一致性,從而滿足工業(yè)控制、汽車電子、航空航天等對可靠性要求極高的領(lǐng)域需求。

DFT的未來

隨著芯片技術(shù)的不斷發(fā)展,DFT技術(shù)也在不斷進(jìn)步。未來的DFT技術(shù)將更加智能化,能夠自動識別和診斷芯片的問題。同時,DFT技術(shù)也將更加高效,能夠在更短的時間內(nèi)完成芯片的測試。

將來,中科本原也會在DSP系列芯片的DFT設(shè)計中不斷地進(jìn)行突破和創(chuàng)新,設(shè)計出低功耗、高效率的DFT方案,滿足不同場景對芯片的實時性和能效的高要求。

結(jié)語

DFT技術(shù),這個芯片設(shè)計中的"火眼金睛",以其獨(dú)特的方式守護(hù)著芯片的質(zhì)量。它讓我們能夠在芯片設(shè)計階段就預(yù)見并解決問題,確保芯片的穩(wěn)定性和可靠性。隨著科技的進(jìn)步,DFT技術(shù)也將不斷進(jìn)化,為芯片設(shè)計帶來更多的可能性。讓我們期待中科本原在DFT設(shè)計領(lǐng)域的無限可能,不僅為自身產(chǎn)品賦予更高的競爭力,也為推動國產(chǎn)芯片的崛起貢獻(xiàn)力量。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片設(shè)計
    +關(guān)注

    關(guān)注

    15

    文章

    1086

    瀏覽量

    55639
  • DFT
    DFT
    +關(guān)注

    關(guān)注

    2

    文章

    234

    瀏覽量

    23387

原文標(biāo)題:

文章出處:【微信號:中科本原,微信公眾號:中科本原】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    DFT工程師經(jīng)典教程書籍

    DFT是什么?DFT在芯片設(shè)計領(lǐng)域的含義,即可測設(shè)計(Design for Test), 測試設(shè)計(Design for Test,簡
    發(fā)表于 01-11 14:33

    dft測試設(shè)計

    dft測試設(shè)計,前言測試設(shè)計方法之一:掃描設(shè)計方法測試
    發(fā)表于 07-22 09:10

    ADC的工作原理與選型

    目錄1,淺談常用ADC的工作原理與選型!2,ADC的選型(技術(shù)指標(biāo))3 轉(zhuǎn)換速率(Conversion Rate):1,淺談常用ADC的工作原理與選型!2,ADC的選型(技術(shù)指標(biāo))首先
    發(fā)表于 01-13 06:36

    什么是DFT,DFT是什么意思

    DFT:數(shù)字電路(fpga/asic)設(shè)計入門之測試設(shè)計與分析,離散傅里葉變換,(DFT)Direct Fouriet Transf
    發(fā)表于 06-07 11:00 ?3.1w次閱讀

    DFT_DFT設(shè)計概述

    本內(nèi)容介紹了DFT測試設(shè)計的相關(guān)知識,并列舉了3中常見的技術(shù)供大家學(xué)習(xí)
    發(fā)表于 05-30 16:42 ?7660次閱讀

    PADS DFT審核確保設(shè)計的測試

    通過此視頻快速瀏覽 PADS DFT 審核的一些主要功能、優(yōu)點和易用。在設(shè)計流程的早期使用 PADS DFT 審核可大幅降低 PCB 的批量投產(chǎn)時間,確保 100% 的測試點覆蓋和
    的頭像 發(fā)表于 05-21 08:06 ?3654次閱讀

    利用PADS測試設(shè)計優(yōu)化PCB測試點和DFT審核

    PADS 測試設(shè)計 (DFT) 審核可以縮短上市時間。了解如何盡早在設(shè)計流程中利用 PCB 測試點和 DFT 審核優(yōu)化設(shè)計。
    的頭像 發(fā)表于 05-14 06:26 ?4163次閱讀
    利用PADS<b class='flag-5'>可</b>測試<b class='flag-5'>性</b>設(shè)計優(yōu)化PCB測試點和<b class='flag-5'>DFT</b>審核

    測試設(shè)計(DFT):真的需要嗎?

    用元素和測試點補(bǔ)充您的操作設(shè)計以促進(jìn)電路板的功能測試被稱為測試DFT )設(shè)計。 DFT 與制造設(shè)計( DFM )不應(yīng)混淆,盡管兩者都是基于 CM 設(shè)備和過程能力的設(shè)計人員活動。
    的頭像 發(fā)表于 10-12 20:42 ?4904次閱讀

    什么是DFT友好的功能ECO呢?

    DFT是確保芯片在制造過程中具有測試的一種技術(shù)。DFT友好的ECO是指在進(jìn)行ECO時, 不會破壞芯片的DFT功能或降低
    的頭像 發(fā)表于 03-06 14:47 ?2842次閱讀

    解析什么是DFT友好的功能ECO?

    DFT是確保芯片在制造過程中具有測試的一種技術(shù)。DFT友好的ECO是指在進(jìn)行ECO時, 不會破壞芯片的DFT功能或降低
    的頭像 發(fā)表于 05-05 15:06 ?2315次閱讀
    解析什么是<b class='flag-5'>DFT</b>友好的功能ECO?

    制造、可靠協(xié)同設(shè)計

    制造設(shè)計 (Design for Manufacturabiity, DFM)、可靠設(shè)計 (Designfor Reliability, DFR)與測試
    的頭像 發(fā)表于 05-18 10:55 ?4241次閱讀
    <b class='flag-5'>可</b>制造<b class='flag-5'>性</b>、可靠<b class='flag-5'>性</b>和<b class='flag-5'>可</b>測<b class='flag-5'>性</b>協(xié)同設(shè)計

    什么是測試設(shè)計 測試評估詳解

    設(shè)計(DFT)之測試評估詳解 測試設(shè)
    發(fā)表于 09-01 11:19 ?1685次閱讀
    什么是<b class='flag-5'>可</b>測試<b class='flag-5'>性</b>設(shè)計 <b class='flag-5'>可</b>測試<b class='flag-5'>性</b>評估詳解

    SoC芯片設(shè)計中的測試設(shè)計(DFT

    隨著半導(dǎo)體技術(shù)的飛速發(fā)展,系統(tǒng)級芯片(SoC)設(shè)計已成為現(xiàn)代電子設(shè)備中的主流。在SoC設(shè)計中,測試設(shè)計(DFT)已成為不可或缺的環(huán)節(jié)。DFT旨在提高芯片測試的效率和準(zhǔn)確
    的頭像 發(fā)表于 09-02 09:50 ?3865次閱讀

    DFT的簡單介紹(上)

    DFT全稱為Design for Test,設(shè)計。就是說我們設(shè)計好一個芯片后,在仿真時可能99%的用例都通過了,怎么保證流片出來的實際芯片也能正常工作呢?
    的頭像 發(fā)表于 12-06 15:02 ?2099次閱讀

    淺談可調(diào)電感器的工作原理、作用及實際應(yīng)用優(yōu)勢

    淺談可調(diào)電感器的工作原理、作用及實際應(yīng)用優(yōu)勢? 可調(diào)電感器是一種能夠改變自感值的電感元件。它的工作原理基于變壓器的原理,通過改變兩個磁界的相對位置以改變自感值??烧{(diào)電感器在許多電路中具有廣泛
    的頭像 發(fā)表于 02-02 14:11 ?2973次閱讀