SC6302是一款兼容HMC7044的高性能雙環(huán)路整數(shù)、小數(shù)分頻抖動衰減器，能夠執(zhí)行頻率轉(zhuǎn)換、選擇參考信號并生成超低相位噪聲的時鐘提供給并行或串行(JESD204B)接口的高速數(shù)據(jù)轉(zhuǎn)換器。SC6302提供14路低噪聲且可配置的輸出，可以靈活地匹配RF收發(fā)器系統(tǒng)中的許多不同器件接口，比如數(shù)據(jù)轉(zhuǎn)換器、本振、發(fā)送/接收模塊、FPGA和數(shù)字前端(DFE)ASIC。

SC6302可產(chǎn)生最多7對DCLK和SYSREF，符合JESD204B接口要求。該器件具有出色的串?dāng)_、頻率隔離以及雜散性能，支持單端和差分輸出頻率。DCLK和SYSREF時鐘輸出可配置為不同的輸出信號標(biāo)準(zhǔn)，如CML、LVDS、LVPECL和LVCMOS。

SC6302功能模塊示意圖

主要性能：

?支持JEDEC JESD204B

?超低RMS抖動

48fs RMS Jitter(12kHz到20MHz)@2457.6M

底噪：-153dBc/Hz@2457.6MHz

?PLL2可提供多達14路差分時鐘

最多7個SYSREF時鐘

時鐘最大輸出頻率3.2GHz

支持LVPECL，LVDS，CML等輸出接口

?支持最多2個緩沖壓控振蕩器(VCXO)輸出

?信號丟失(LOS)檢測和無中斷參考切換

?4 個GPIO報警/狀態(tài)指示器

?支持最高3200MHz的外部VCO輸入

?工作溫度：-40℃到85℃

?工作電壓：3.15V到3.45V

?QFN-68封裝

應(yīng)用場景：JESD204B時鐘產(chǎn)生、無線基礎(chǔ)設(shè)施（多載波GSM、LTE、W-CDMA）、數(shù)據(jù)轉(zhuǎn)換器時鐘、微波基帶卡、相控陣參考分配

注：如涉及作品版權(quán)問題，請聯(lián)系刪除。