一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI 接口設(shè)計避坑指南:AXI接口筆記

潘文明 ? 來源:明德?lián)P吳老師 ? 作者:明德?lián)P吳老師 ? 2025-03-10 17:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

? AXI接口筆記

第一章問題記錄

第1節(jié)接收數(shù)據(jù)全0或全1

1.1問題現(xiàn)象

wKgZO2fOrzOAYBXEAADXeCdlfiA554.png

上圖中,pixel_data_o是EC IP核輸出的圖像數(shù)據(jù),正確的話會如上圖所示,圖像數(shù)據(jù)每個時鐘會變化并且值是不固定的。

本次出現(xiàn)的錯誤現(xiàn)象是:pixed_data_o是有輸出的,但輸出全是0或者是全是1,并且在最后一個像素出現(xiàn)pyld_err_flag_o的錯誤指示。

1.2問題原因

經(jīng)過LATTICE的原廠工程師定位,確定是IP核導(dǎo)致的reveal顯示問題,需要重新安裝EC的IP核。

1.3解決方法

安裝EC的IP核,安裝文件:F:svnmdy_flow_common2_design8_LVDS4_mdySlvdsEclatticesemi.com_slvsec_rx_1.2.0.ipk

安裝過程:

1.3.1.打開LATTICE的軟件radiant

wKgZPGfOrzOAQjGxAAEh7SN32hk875.png

1.3.2.打開圖中1所示的IP Catalog,顯示2是否存在,如果存在就刪除;然后點擊上圖3所示的安裝位置。

1.3.3.選擇安裝文件,接提示要求安裝即可。安裝完成后,在上圖中2的位置將又再出現(xiàn)。

1.3.4.重裝生成IP核。


第2節(jié)接收不到任何東西

wKgZO2fOrzOAAdrXAAE-RErvTQU365.png

2.1.如果SERDES速率是5G,則BAUD GRADE選用3;如果是2.5G,則選用2;千萬不要搞錯。

2.2.綜合工具要改為:synplify pro。使用LSE將出現(xiàn)不穩(wěn)定情況,綜合后將出現(xiàn)全部接收不到的情況,不穩(wěn)定。

2.3.使用serdes IP核,去接收數(shù)據(jù),看是否有錯誤提示。注意,本次定位,可以看到信號質(zhì)量挺好,眼圖也是很好的,但從SERDES上看就是有誤碼。懷疑是頻偏問題導(dǎo)致的,在攝像頭一側(cè),修改了時鐘線,問題解決。

審核編輯 黃宇


?

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9005

    瀏覽量

    153787
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    136

    瀏覽量

    17273
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    關(guān)于AXI Lite無法正常握手的問題

    關(guān)于AXI Lite的問題 為什么我寫的AXI Lite在使用AXI Lite Slave IP的時候可以正常握手,但是在使用AXI Lite接口
    發(fā)表于 07-16 18:50

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4、AXI4-Lite 和 A
    的頭像 發(fā)表于 06-24 23:22 ?156次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介9之AXI 總線協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關(guān)特點。AXI4 總線采用讀寫通道分離且數(shù)據(jù)通道與控制通道分離的方式,這樣的總線通道使其具有多主多從的連接特性和并行處理
    發(fā)表于 06-24 18:02

    RDMA簡介8之AXI 總線協(xié)議分析1

    AXI 總線是一種高速片內(nèi)互連總線,其定義于由 ARM 公司推出的 AMBA 協(xié)議中,主要用于高性能、高帶寬、低延遲、易集成的片內(nèi)互連需求。AXI4 總線是第四代 AXI 總線,其定義了三種總線
    發(fā)表于 06-24 18:00

    NVMe IP之AXI4總線分析

    廣泛應(yīng)用 。隨著時間的推移,AXI4的影響不斷擴大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些IP的開發(fā)變得更加快捷、方便和可靠
    發(fā)表于 06-02 23:05

    AMD Versal Adaptive SoC Clock Wizard AXI DRP示例

    本文將使用 Clocking Wizard 文檔 PG321 中的“通過 AXI4-Lite 進(jìn)行動態(tài)重配置的示例”章節(jié)作為參考。
    的頭像 發(fā)表于 05-27 10:42 ?516次閱讀
    AMD Versal Adaptive SoC Clock Wizard <b class='flag-5'>AXI</b> DRP示例

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進(jìn)行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內(nèi)互連需求。這里簡要介紹
    的頭像 發(fā)表于 05-21 09:29 ?208次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b>總線

    NVMe協(xié)議簡介之AXI總線

    高性能、高帶寬、低延時的片內(nèi)互連需求。AXI4總線則是AXI總線的第四代版本,主要包含三種類型的接口,分別是面向高性能地址映射通信的AXI4接口
    發(fā)表于 05-17 10:27

    NVMe控制器IP設(shè)計系列之接口轉(zhuǎn)換模塊

    接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口之間的轉(zhuǎn)換工作。由于AXI4接口協(xié)議的實
    的頭像 發(fā)表于 05-10 14:36 ?241次閱讀
    NVMe控制器IP設(shè)計系列之<b class='flag-5'>接口</b>轉(zhuǎn)換模塊

    NVMe控制器IP設(shè)計之接口轉(zhuǎn)換

    這是NVMe控制器IP設(shè)計系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口
    發(fā)表于 05-10 14:33

    一文詳解AXI DMA技術(shù)

    AXI直接數(shù)值存?。―rect Memory Access,DMA)IP核在AXI4內(nèi)存映射和AXI4流IP接口之間提供高帶寬的直接內(nèi)存訪問。DMA可以選擇分散收集(Scatter G
    的頭像 發(fā)表于 04-03 09:32 ?1011次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術(shù)

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實現(xiàn)了
    的頭像 發(fā)表于 04-03 09:28 ?1336次閱讀
    一文詳解Video In to <b class='flag-5'>AXI</b>4-Stream IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI
    的頭像 發(fā)表于 03-17 10:31 ?1101次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介

    ZYNQ基礎(chǔ)---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結(jié)構(gòu)如下,主要分為三個部分,分別是控制axi
    的頭像 發(fā)表于 01-06 11:13 ?2362次閱讀
    ZYNQ基礎(chǔ)---<b class='flag-5'>AXI</b> DMA使用

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導(dǎo)體產(chǎn)業(yè)首個符合
    的頭像 發(fā)表于 10-28 10:46 ?796次閱讀
    AMBA <b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>協(xié)議概述