概述
ADN2917可提供下列接收器功能：量化、信號(hào)電平檢測(cè)、時(shí)鐘和數(shù)據(jù)恢復(fù)，適用于從8.5 Gbps到11.3 Gbps的連續(xù)數(shù)據(jù)速率。它可自動(dòng)鎖定至所有數(shù)據(jù)速率，而無需外部參考時(shí)鐘或編程。ADN2917抖動(dòng)性能超越全部SONET/SDH抖動(dòng)要求，包括抖動(dòng)傳遞、抖動(dòng)產(chǎn)生和抖動(dòng)容差。
數(shù)據(jù)表：*附件：ADN2917連續(xù)速率8.5 Gbps至11.3 Gbps時(shí)鐘和數(shù)據(jù)恢復(fù)IC，集成限幅放大器 均衡器技術(shù)手冊(cè).pdf

ADN2917提供手動(dòng)或自動(dòng)限幅調(diào)整和手動(dòng)采樣相位調(diào)整。此外，用戶還可選擇在輸入端連接一個(gè)限幅放大器或均衡器。均衡器為自適應(yīng)或可手動(dòng)設(shè)置。

當(dāng)輸入信號(hào)電平降至用戶可編程閾值以下時(shí)，接收器前端信號(hào)丟失(LOS)檢測(cè)電路會(huì)予以提示。LOS檢測(cè)電路具有遲滯特性，可防止LOS輸出震顫。此外，可通過I2C寄存器讀取輸入信號(hào)強(qiáng)度。

ADN2917還支持偽隨機(jī)二進(jìn)制序列(PRBS)生成、位錯(cuò)誤檢測(cè)和輸入數(shù)據(jù)速率回讀功能。

ADN2917采用緊湊型4 mm x 4 mm、24引腳架構(gòu)芯片級(jí)(LFCSP)封裝。除非另有說明，否則所有規(guī)格均相對(duì)于?40 ℃至+85 ℃環(huán)境溫度而言。

應(yīng)用

• SONET/SDH OC-192、10GFC、10GE及所有相關(guān)的FEC
• XFP、線路卡、時(shí)鐘、路由器、中繼器、儀器儀表
• 所有速率再生器/中繼器
  特性
• 串行數(shù)據(jù)輸入：8.5 Gbps至11.3 Gbps
• 無需參考時(shí)鐘
• 超過SONET/SDH抖動(dòng)傳遞/產(chǎn)生/容差要求
• 量化器靈敏度：9.2 mV p-p（典型值，限幅放大器模式）
• 可選限幅放大器和均衡器輸入
• 可編程抖動(dòng)傳遞帶寬，支持G.8251 OTN
• 可編程限幅電平
• 采樣相位調(diào)整
• 輸出極性反轉(zhuǎn)
• 通過I2C可編程LOS閾值
• 通過I2C訪問可選特性
• LOS報(bào)警（僅限幅放大器模式）
• LOL指示器
• PRBS發(fā)生器/檢測(cè)器
• 應(yīng)用敏感的功耗調(diào)整
  • 352 mW（8.5 Gbps、均衡器模式、無時(shí)鐘輸出）
  • 430 mW（11.3 Gbps、均衡器模式、無時(shí)鐘輸出）
• 電源：1.2 V、靈活的1.8 V至3.3 V范圍及3.3 V
• 4 mm × 4 mm、24引腳LFCSP封裝

框圖

時(shí)序圖

引腳配置描述

典型性能特征

工作原理

ADN2917 實(shí)現(xiàn)了數(shù)據(jù)速率在 8.5 Gbps 至 11.3 Gbps 之間的時(shí)鐘和數(shù)據(jù)恢復(fù)功能。前端可進(jìn)行配置，既能放大非歸零（NRZ）輸入波形以實(shí)現(xiàn)全比例數(shù)字邏輯電平，也能對(duì)其進(jìn)行處理。

為處理高速輸入數(shù)據(jù)，用戶可選擇以下兩種方式：一是具有高達(dá) 10 dB 增益靈敏度的高增益限幅放大器；二是在 5 GHz 時(shí)提升高達(dá) 10 dB、靈敏度為 600 mV 的高通無源均衡器。

片上的信號(hào)丟失（LOS）檢測(cè)器與高靈敏度限幅放大器協(xié)同工作。LOS 的默認(rèn)閾值為器件的靈敏度，最大閾值電平為 128 mV 峰峰值。限幅放大器還具備斜率閾值，可由用戶通過 I^{2}C 設(shè)置，或根據(jù)最佳眼圖張開度進(jìn)行調(diào)整。

當(dāng)輸入信號(hào)因 FR - 4 或印刷電路板（PCB）走線中的其他損傷而受損時(shí)，可使用無源均衡器。均衡器的高頻增益可通過 I^{2}C 寄存器進(jìn)行配置，以替代出廠默認(rèn)設(shè)置。此外，還具備用戶可啟用的自適應(yīng)功能，該功能可自動(dòng)調(diào)整以實(shí)現(xiàn)最寬的眼圖張開度。均衡器可針對(duì) 8.5 Gbps 至 11.3 Gbps 之間的任何數(shù)據(jù)速率進(jìn)行手動(dòng)設(shè)置。

當(dāng)有信號(hào)用于時(shí)鐘和數(shù)據(jù)恢復(fù)（CDR）時(shí)，ADN2917 采用延遲鎖定環(huán)和鎖相環(huán)（PLL）電路進(jìn)行時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)，使其與來自 NRZ 編碼數(shù)據(jù)的數(shù)據(jù)流同步。輸入數(shù)據(jù)由高速時(shí)鐘采樣，數(shù)字下采樣器可適應(yīng)跨越三個(gè)數(shù)量級(jí)的數(shù)據(jù)速率。下采樣數(shù)據(jù)被輸入到二進(jìn)制鑒相器中。

輸入數(shù)據(jù)的相位由兩條獨(dú)立的反饋回路跟蹤。一條高速延遲鎖定環(huán)（DLL）路徑通過數(shù)字控制振蕩器（DCO）級(jí)聯(lián)一個(gè)數(shù)字積分器，以跟蹤抖動(dòng)的高頻分量。另一條獨(dú)立的鎖相環(huán)，由數(shù)字積分器和 DCO 組成，用于跟蹤抖動(dòng)的低頻分量。DCO 的初始頻率由第三環(huán)路設(shè)置，該環(huán)路將 DCO 頻率與輸入數(shù)據(jù)頻率進(jìn)行比較。此第三環(huán)路還確定數(shù)字下采樣器的抽取率。

延遲鎖定環(huán)（DLL）和鎖相環(huán)（PLL）共同跟蹤輸入數(shù)據(jù)的相位。例如，當(dāng)時(shí)鐘滯后于輸入數(shù)據(jù)時(shí)，鑒相器會(huì)將 DCO 驅(qū)動(dòng)到更高頻率，并通過移相器將時(shí)鐘相位推進(jìn)；這兩種操作都能減小時(shí)鐘與數(shù)據(jù)之間的相位誤差。由于環(huán)路濾波器是一個(gè)積分器，靜態(tài)相位誤差會(huì)被驅(qū)動(dòng)至零。

從另一個(gè)角度來看，該電路中的移相器實(shí)現(xiàn)了頻率補(bǔ)償?shù)亩A鎖相環(huán)所需的零值，且零值位于反饋路徑中，因此在閉環(huán)傳遞函數(shù)中不會(huì)出現(xiàn)。由于該電路在閉環(huán)傳遞函數(shù)中沒有零值，所以消除了抖動(dòng)峰值。

延遲鎖定環(huán)和鎖相環(huán)同時(shí)提供寬帶抖動(dòng)適應(yīng)和窄帶抖動(dòng)濾波功能。圖 18 中的簡(jiǎn)化框圖顯示，Z(s)/X(s) 是一個(gè)二階低通抖動(dòng)傳遞函數(shù)，具有出色的濾波性能。低通頻率極點(diǎn)是通過在 DLL 中對(duì) PLL 的增益進(jìn)行分頻形成的，其增益在轉(zhuǎn)換帶寬內(nèi)接近 N。請(qǐng)注意，該抖動(dòng)傳遞函數(shù)沒有零點(diǎn)，與普通的二階鎖相環(huán)不同。這意味著主 PLL 沒有抖動(dòng)峰值，這種無抖動(dòng)峰值的特性為信號(hào)發(fā)生器應(yīng)用提供了理想的性能，因?yàn)樵诩?jí)聯(lián)發(fā)生器中，抖動(dòng)峰值可能會(huì)導(dǎo)致危險(xiǎn)的抖動(dòng)累積。

誤差傳遞函數(shù) e(s)/X(s) 與帶有二進(jìn)制鑒相器的普通鎖相環(huán)具有相同的高通形式，該傳遞函數(shù)可自由優(yōu)化，以提供出色的寬帶抖動(dòng)適應(yīng)功能，因?yàn)槎秳?dòng)傳遞函數(shù) Z(s)/X(s) 提供了窄帶抖動(dòng)濾波功能。