概述
AD808可提供四種接收器功能：數(shù)據(jù)量化、信號(hào)電平檢測(cè)、時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)，適用于622 Mbps NRZ數(shù)據(jù)。該器件連同PIN二極管/前置放大器組合，可以用于高度集成、低成本、低功耗SONET OC-12或SDH STM-4光纖接收器。
數(shù)據(jù)表：*附件：AD808 622MBPS、低功耗、后置放大器 時(shí)鐘和數(shù)據(jù)恢復(fù)IC技術(shù)手冊(cè).pdf

特性

• 滿足CCITT G.958 STM-4再生器—A型要求
• 滿足Bellcore TR-NWT-000253 OC-12要求
• 輸出抖動(dòng)：2.5°（均方根）
• 622 Mbps 時(shí)鐘恢復(fù)和數(shù)據(jù)重定時(shí)
• 接受NRZ數(shù)據(jù)，無(wú)需前同步碼
• 鎖相環(huán)型時(shí)鐘恢復(fù)，無(wú)需晶振
• 量化器靈敏度：4 mV
• 電平檢測(cè)范圍：10 mV至40 mV，可編程
• 單電源供電：+5 V或–5.2 V
• 低功耗：400 mW
• 10 KH ECL/PECL 兼容輸出
• 封裝：16引腳窄體150 Mil SOIC

框圖

ad 808–典型性能特征

工作原理

量化器

量化器（比較器）有三級(jí)增益，總增益為 350。量化器利用額外快速互補(bǔ)雙極（XFCB）工藝。輸入級(jí)是一個(gè)寬帶寬跨導(dǎo)放大器，可處理大信號(hào)且無(wú)失真，以應(yīng)對(duì)輸入信號(hào)的共模電壓較高的情況。輸入失調(diào)電壓由工廠調(diào)整，通常小于 1 mV。XFCB 工藝使輸入信號(hào)之間實(shí)現(xiàn)了良好的隔離，因此可實(shí)現(xiàn) 4 mV 峰峰值靈敏度。傳統(tǒng)上，高速比較器會(huì)因輸出與輸入之間的串?dāng)_而受到影響，導(dǎo)致輸入信號(hào)接近 10 mV 時(shí)出現(xiàn)振蕩。ADN2813 輸入信號(hào)范圍可達(dá) 100 mV，且在不使輸入信號(hào)過(guò)載的情況下可處理低至 2 mV 的輸入信號(hào)，電路性能主要受輸入噪聲影響，且無(wú)擊穿現(xiàn)象。

信號(hào)檢測(cè)

信號(hào)檢測(cè)電路的輸入來(lái)自量化器的第一級(jí)增益。該增益級(jí)的輸出同時(shí)輸入到正峰值檢測(cè)器和負(fù)峰值檢測(cè)器。將正峰值信號(hào)與負(fù)峰值信號(hào)相加，然后與閾值進(jìn)行比較。如果正峰值、負(fù)峰值之和大于閾值，NEG 信號(hào)幅度將指示輸入信號(hào)的存在，此時(shí) SDOUT 將指示 LOS 信號(hào)（低于閾值）。當(dāng)輸入信號(hào)幅度降至低于閾值時(shí)，SDOUT 將指示 LOS 信號(hào)（高于閾值）。該電路通過(guò)調(diào)整閾值電平來(lái)提供滯后功能。這意味著輸入信號(hào)幅度需要超過(guò)設(shè)定的 LOS 閾值，SDOUT 才會(huì)指示數(shù)據(jù)再次有效。這對(duì)應(yīng)于 3 dB 的光學(xué)滯后。

鎖相環(huán)（PLL）

PLL 恢復(fù)時(shí)鐘并對(duì)來(lái)自 NRZ 數(shù)據(jù)的信號(hào)進(jìn)行重新定時(shí)。架構(gòu)使用頻率檢測(cè)器進(jìn)行初始頻率捕獲，相關(guān)方框圖見(jiàn)圖 12。當(dāng) PLL 鎖定時(shí)，頻率誤差為零，頻率檢測(cè)器不再產(chǎn)生影響。由于頻率檢測(cè)器內(nèi)置于電路中，因此無(wú)需額外的控制功能來(lái)啟動(dòng)捕獲或改變捕獲模式。

頻率檢測(cè)器向電荷泵提供電流脈沖，其平均電流與頻率誤差成正比。在頻率捕獲過(guò)程中，頻率檢測(cè)器輸出一系列寬度等于 VCO 周期的脈沖。這些脈沖在數(shù)據(jù)轉(zhuǎn)換時(shí)出現(xiàn)。當(dāng) VCO 頻率與最大密度（1010…）數(shù)據(jù)模式的頻率匹配時(shí)，每次循環(huán)滑動(dòng)都會(huì)在頻率檢測(cè)器輸出處產(chǎn)生一個(gè)脈沖。然而，對(duì)于隨機(jī)數(shù)據(jù)，并非每次循環(huán)滑動(dòng)都會(huì)產(chǎn)生脈沖。不過(guò)，隨著數(shù)據(jù)轉(zhuǎn)換密度的增加，頻率檢測(cè)器輸出處的脈沖密度會(huì)增加。隨著頻率誤差趨近于零，每次循環(huán)滑動(dòng)產(chǎn)生脈沖的概率也會(huì)增加。當(dāng)頻率誤差降為零后，頻率檢測(cè)器將不再有脈沖輸出。此時(shí)，PLL 開(kāi)始進(jìn)入相位捕獲階段，設(shè)置時(shí)間約為 2000 個(gè)位周期。通過(guò)使用新的相位誤差測(cè)量方法（專利技術(shù)），由數(shù)據(jù)轉(zhuǎn)換密度變化（模式抖動(dòng)）引起的抖動(dòng)實(shí)際上被消除了。簡(jiǎn)而言之，測(cè)量得到的相位誤差不會(huì)導(dǎo)致 VCO 相位增加，從而使平均運(yùn)行速率由數(shù)據(jù)頻率決定。所產(chǎn)生的抖動(dòng)由 2??1 偽隨機(jī)碼決定，其抖動(dòng)幅度為 1/2 度，與隨機(jī)抖動(dòng)相比幅度較小。

PLL 的抖動(dòng)帶寬為中心頻率的 0.06%。選擇該參數(shù)是為了使 350 kHz 處的固有輸入抖動(dòng)衰減 3 dB。

PLL 的阻尼比可通過(guò)單個(gè)外部電容器由用戶編程。一般來(lái)說(shuō)，阻尼比與（f_DATA×C_O）2 成正比。

較低的阻尼比允許更快的頻率捕獲；通常，捕獲時(shí)間與電容值直接成比例。然而，當(dāng)阻尼比接近 1 時(shí)，捕獲時(shí)間不再直接與電容值相關(guān)。捕獲時(shí)間包含兩個(gè)部分：頻率捕獲和相位捕獲。在實(shí)際應(yīng)用中，相位捕獲時(shí)間由鎖相環(huán)帶寬決定。在這種情況下，頻率捕獲占主導(dǎo)地位。0.06% 的鎖相環(huán)帶寬對(duì)應(yīng)的理論捕獲時(shí)間為 2000 個(gè)位周期。然而，實(shí)際捕獲時(shí)間為幾百萬(wàn)個(gè)位周期，這是為了使阻尼電容上的電壓緩慢上升至最終值。