概述
ADL6332 RxVGA 提供從 LNA/光束形成器/ Rx 前端到 RF 模數(shù)轉(zhuǎn)換器 （RF-ADC）。 每個(gè) ADL6332 IC 由一個(gè)巴倫、兩個(gè)差分射頻組成 帶旁路衰減器和數(shù)字步進(jìn)衰減器的放大器 （DSA） 在 24 終端 4.0 mm x 4.0 mm LGA 封裝。

串行端口接口 （SPI） 控制可用于配置 RF 信號(hào) path 或優(yōu)化電源電流與性能的關(guān)系。

集成 RF 巴倫用于提供單端輸入 超過(guò) 0.38 GHz 至 8.0 GHz （ADL6332-A） 或 1.0 GHz 至 15.0 GHz （ADL6332-B） 具有良好的阻抗匹配。
數(shù)據(jù)表：*附件：ADL6332 0.38GHz至15GHz RxVGA技術(shù)手冊(cè).pdf

應(yīng)用

• 航空航天和國(guó)防
• 儀器和測(cè)試設(shè)備
• 通信系統(tǒng)

特性

• 寬帶 RxVGA 將 LNA 和波束成形器與 RF-ADC 連接
• 工作頻率范圍：0.38 GHz 至 15 GHz，2 種產(chǎn)品型號(hào)
  • ADL6332-A：0.38 GHz 至 8.0 GHz
  • ADL6332-B：1.0 GHz 至 15.0 GHz
• 差分信號(hào)鏈優(yōu)化了 RF ADC 的共模抑制，甚至階諧波和互調(diào)
• 50 Ω 單端輸入和 50 Ω 差分輸出
• 集成寬帶射頻輸入巴倫
• 70 dB 增益控制范圍，步長(zhǎng)為 1 dB
• RF DSA 范圍：24.0 dB，步長(zhǎng)為 1.0 dB
• 放大器旁路損耗為每個(gè) 12 dB
• 在多個(gè)預(yù)定義的衰減值和旁路放大器級(jí)之間進(jìn)行異步切換。
• 4 GHz 時(shí)的功率增益：15.0 dB （ADL6332-A）、15.7 dB （ADL6332-B）
• 4 GHz 時(shí)的噪聲系數(shù)：8.5 dB （ADL6332-A）、8.5 dB （ADL6332-B）
• 4GHz 時(shí)的 OIP3：32.8 dBm（ADL6332-A）、30.9 dBm （ADL6332-B）
• 4GHz 時(shí)的 OIP2：59.6 dBm （ADL6332-A）、55.5 dBm （ADL6332-B）
• 4GHz 時(shí)的 OP1dB：11.8 dBm （ADL6332-A）、12.6 dBm （ADL6332-B）
• 通過(guò) 3 線(xiàn)/4 線(xiàn) SPI 完全編程
• 3.3 V 單電源
• 24 端子 4.0 mm x 4.0 mm LGA

框圖

SPI時(shí)序圖

引腳配置描述

典型性能特征

工作原理

ADL6332集成了兩個(gè)固定增益放大器（AMP1增益為12 dB，AMP2增益為10 dB）以及一個(gè)數(shù)字步進(jìn)衰減器（DSA），DSA可在0 dB至24 dB之間以1 dB步長(zhǎng)進(jìn)行調(diào)節(jié)。AMP1和AMP2具有旁路衰減模式，可單獨(dú)禁用這些放大器，并通過(guò)12 dB衰減器路由射頻信號(hào)。當(dāng)放大器處于旁路衰減模式時(shí)，AMP1的增益大約下降24 dB，AMP2的增益大約下降22 dB（AMP2的增益變化量是啟用旁路衰減模式后的增益差值）；因此，與24 dB的DSA配合使用時(shí)，可實(shí)現(xiàn)70 dB的總增益控制范圍，步長(zhǎng)為1 dB。

此外，在旁路衰減模式下，放大器的電流幾乎降至零。

ADL6332的所有電路模塊（如圖93所示 ）均可通過(guò)SPI進(jìn)行編程。

射頻輸入與輸出

ADL6332的輸入阻抗為50Ω單端，輸出阻抗為50Ω差分，這為從50Ω單端低噪聲放大器（LNA）到50Ω差分射頻模數(shù)轉(zhuǎn)換器（RF - ADC）的信號(hào)鏈路提供了阻抗匹配，無(wú)需任何匹配網(wǎng)絡(luò)。