一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB的EMC設(shè)計(jì)之常見(jiàn)的PCB疊層結(jié)構(gòu)

MCU開(kāi)發(fā)加油站 ? 來(lái)源:未知 ? 作者:李倩 ? 2018-03-30 16:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、電源平面和地平面要滿足20H規(guī)則

二、當(dāng)電源層、底層數(shù)及信號(hào)的走線層數(shù)確定后,為使PCB具有良好的EMC性能它們之間的相對(duì)排布位置基本要求如下:

元器件層下面(第二層)為地平面,提供器件屏蔽層及為頂層布線提供參考平面。

所有信號(hào)層盡可能與地平面相鄰

盡量避免兩信號(hào)層走線相鄰。如果無(wú)法避免,應(yīng)加大相鄰信號(hào)層的走線間距,是兩層信號(hào)線走線在上下位置呈垂直走線狀態(tài)

主電源盡可能與其對(duì)應(yīng)地相鄰,并盡可能減小電源和地平面之間的距離,以小于5mil為優(yōu),最好不要超過(guò)10mil

兼顧層壓結(jié)構(gòu)的對(duì)稱疊層還要兼顧PCB制造工藝和控制PCB的翹曲度。通常民用產(chǎn)品采用IPC_II標(biāo)準(zhǔn),要求PCB的翹曲度要小于0.75%。

采用偶數(shù)層結(jié)構(gòu)。

三、常見(jiàn)的PCB疊層結(jié)構(gòu)

1、四層板的疊層結(jié)構(gòu):

TOP、GND02、PWR03、BOTTOM;(TOP層下面有完整的地平面為最優(yōu)布線層,關(guān)鍵信號(hào)應(yīng)該優(yōu)先布置在該層。電源平面和地平面的距離不宜過(guò)厚最好不超過(guò)5mil)

TOP、PWR02、GND03、BOTTOM;(此方案和方案a類似)

GND01、S02、S03、GND04/PWR04(為達(dá)到一定的屏蔽效果,有時(shí)采用此方案)

2、六層板的疊層結(jié)構(gòu)

TOP、GND02、S03、PWR04、GND05、BOTTOM(此方案是業(yè)界主推的6層PCB的疊層設(shè)計(jì)方案,有3個(gè)布線層,一個(gè)電源平面,2個(gè)地平面。第4、5層之間的厚度要盡可能小弟3層是最佳布線層,告訴信號(hào)和高風(fēng)險(xiǎn)信號(hào)優(yōu)先布置在該層)

TOP、GND02、S03、S04、PWR05、BOTTOM (當(dāng)需要的布線層數(shù)多,對(duì)成本要求苛刻時(shí)可以采用此方案。該方案中S03是最優(yōu)布線層)

TOP、S02、GND03、PWR04、S05、BOTTOM(第3、4層之間芯板的厚度盡量小使電源阻抗較低,第1、2層要交叉走線,第5、6層要交叉走線靠近地平面的S02是最優(yōu)布線層)

3、八層板的疊層結(jié)構(gòu)

TOP、GND02、S03、GND04、PWR05、S06、GND07、BOTTOM(業(yè)界主推的疊層方案,S03是最優(yōu)布線層)

TOP、GND02、S03、PWR1_04、GND05、S06、PWR2_07、BOTTOM(此方案試用于電源種類多,采用一個(gè)電源平面無(wú)法滿足PCB供電需求的情況、PCB電源有交叉的情況;第3層和第6層是最佳布線層)

TOP、GND1_02、S03、S04、PWR05、GND2_07、BOTTOM(此疊層結(jié)構(gòu)電源平面和地平面的去耦效果很差,一般應(yīng)用在布線層數(shù)要求較多且成本控制嚴(yán)格的設(shè)計(jì)中,如消費(fèi)類平板;第2層和第6層是較好布線層,一般在平板類設(shè)計(jì)時(shí),DDR及其他高速類的信號(hào)根據(jù)信號(hào)性質(zhì)分類后布置在TOP層、第3層、第6層、第8層;疊層設(shè)計(jì)時(shí)應(yīng)加大第3、4層的距離并交叉走線)

4、十層板的疊層結(jié)構(gòu)

TOP、GND1_02、S03、S04、GND2_05、PWR06、S07、S08、GND3_09、BOTTOM(單一電源平面的方案優(yōu)先采用此疊層方案)

TOP、GND1_02、S03、S04、PWR1_05、GND2_06、S07、S08、PWR2_09、BOTTOM(3、7層是最佳布線層)

TOP、GND1_02、S03、GND2_04、PWR1_05、PWR2_06、GND3_07、S08、GND4_09、BOTTOM(在成本要求不高,EMC要求指標(biāo)高且必須雙電源平面供電要求情況下建議采用此方案;3、8層是最優(yōu)布線層,可以適當(dāng)加大5、6層兩個(gè)電源平面的距離)

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電源
    +關(guān)注

    關(guān)注

    185

    文章

    18372

    瀏覽量

    256337
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409753
  • emc
    emc
    +關(guān)注

    關(guān)注

    172

    文章

    4168

    瀏覽量

    187009
  • 可制造性設(shè)計(jì)

    關(guān)注

    10

    文章

    2065

    瀏覽量

    16081
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3504

    瀏覽量

    5488

原文標(biāo)題:PCB的EMC設(shè)計(jì)之PCB疊層結(jié)構(gòu)

文章出處:【微信號(hào):mcugeek,微信公眾號(hào):MCU開(kāi)發(fā)加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何為EMC設(shè)計(jì)選擇PCB結(jié)構(gòu)

    在設(shè)計(jì)電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時(shí),結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?1012次閱讀
    如何為<b class='flag-5'>EMC</b>設(shè)計(jì)選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>

    PCBEMC規(guī)劃與設(shè)計(jì)思路

    PCBEMC設(shè)計(jì)考慮中,首先涉及的便是的設(shè)置;單板的層數(shù)由電源、地的層數(shù)和信號(hào)層數(shù)組成;在產(chǎn)品的EMC設(shè)計(jì)中,除了元器件的選擇和電路設(shè)計(jì)之外,良好的
    發(fā)表于 09-08 10:26 ?1309次閱讀

    PCB設(shè)計(jì)避坑指南

    第3作為高速信號(hào)時(shí),上下需 設(shè)置地平面 。 2、電磁兼容性(EMC) 合理的結(jié)構(gòu)能 減少
    發(fā)表于 06-24 20:09

    PCB設(shè)計(jì)

    結(jié)構(gòu)是決定系統(tǒng)的EMC性能一個(gè)很重要的因素。一個(gè)好的板層結(jié)構(gòu)對(duì)抑制PCB中輻射起到良好的效果。在現(xiàn)在常見(jiàn)的高速電路系統(tǒng)中大多采用多層板而不
    發(fā)表于 05-17 22:04

    PCB設(shè)計(jì)的原則和結(jié)構(gòu)

    到的電源優(yōu)先鋪整塊銅皮;易受干擾的、高速的、沿跳變的優(yōu)選走內(nèi)層等等。 下表給出了多層板層疊結(jié)構(gòu)的參考方案,供參考。 PCB設(shè)計(jì)
    發(fā)表于 09-18 15:12

    【資料】PCBEMC設(shè)計(jì)常見(jiàn)PCB結(jié)構(gòu)

    常見(jiàn)PCB結(jié)構(gòu),四板、六板、八
    發(fā)表于 03-29 11:49

    【資料】淺談PCB設(shè)計(jì)

    本文主要介紹多層PCB設(shè)計(jì)的基礎(chǔ)知識(shí),包括結(jié)構(gòu)的排布一般原則,常用的
    發(fā)表于 08-04 10:06

    高速PCB設(shè)計(jì)的問(wèn)題

    高速PCB設(shè)計(jì)的問(wèn)題
    發(fā)表于 05-16 20:06 ?0次下載
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)的<b class='flag-5'>疊</b><b class='flag-5'>層</b>問(wèn)題

    如何設(shè)計(jì)4PCB

    如何設(shè)計(jì)4PCB
    的頭像 發(fā)表于 07-31 10:49 ?1.9w次閱讀

    如何進(jìn)行PCBEMC設(shè)計(jì)

    PCBEMC規(guī)劃與設(shè)計(jì)思路的核心就是合理規(guī)劃信號(hào)回流路徑,盡可能減小信號(hào)從單板鏡像的回流面積,使得磁通對(duì)消或最小化。
    發(fā)表于 01-22 17:12 ?1087次閱讀
    如何進(jìn)行<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>的<b class='flag-5'>EMC</b>設(shè)計(jì)

    PCB剛?cè)?b class='flag-5'>疊設(shè)計(jì)優(yōu)化

    靈活性的優(yōu)點(diǎn),但也存在缺點(diǎn)。充分了解優(yōu)缺點(diǎn)將有助于我們確定何時(shí)使用此技術(shù)。然后我們看一下如何優(yōu)化剛?cè)?b class='flag-5'>疊設(shè)計(jì)。 剛?cè)?b class='flag-5'>疊 PCB :優(yōu)點(diǎn)和缺
    的頭像 發(fā)表于 09-16 20:46 ?2454次閱讀

    為什么要進(jìn)行PCB

    如今,電子產(chǎn)品日益緊湊的趨勢(shì)要求多層印刷電路板的三維設(shè)計(jì)。但是,堆疊提出了與此設(shè)計(jì)觀點(diǎn)相關(guān)的新問(wèn)題。其中一個(gè)問(wèn)題就是為項(xiàng)目獲取高質(zhì)量的構(gòu)建。 隨著生產(chǎn)越來(lái)越多的由多層組成的復(fù)雜印刷電路,
    的頭像 發(fā)表于 11-03 10:33 ?5155次閱讀

    淺談PCBEMC規(guī)劃與設(shè)計(jì)思路

    PCBEMC設(shè)計(jì)的關(guān)鍵,是盡可能減小回流面積,讓回流路徑按照我們?cè)O(shè)計(jì)的方向流動(dòng)。而的設(shè)計(jì)是PCB的基礎(chǔ),如何做好PCB
    的頭像 發(fā)表于 11-10 09:54 ?4091次閱讀

    PCB結(jié)構(gòu)設(shè)計(jì)詳解

    隨著高速電路的不斷涌現(xiàn),PCB板的復(fù)雜度也越來(lái)越高,為了避免電氣因素的干擾,信號(hào)和電源必須分離,所以就牽涉到多層PCB的設(shè)計(jì),即
    發(fā)表于 09-30 12:03 ?112次下載

    各種結(jié)構(gòu)PCB圖內(nèi)部架構(gòu)設(shè)計(jì)

    今天畫(huà)了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?1506次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計(jì)