VeriSim先進(jìn)數(shù)字仿真器

產(chǎn)品簡(jiǎn)介

VeriSim是一款先進(jìn)的邏輯仿真器，提供全面的數(shù)字設(shè)計(jì)驗(yàn)證解決方案，特別適用于大型SoC設(shè)計(jì)。它配備高性能的仿真引擎和約束求解器，旨在提高編譯時(shí)效率，并確保設(shè)計(jì)的正確性和穩(wěn)定性。

VeriSim可適配眾多主流硬件描述語言，包括Verilog、VHDL、SystemVerilog、SystemC等，以及它們的組合，確保用戶能夠選用其熟悉的語言進(jìn)行設(shè)計(jì)和驗(yàn)證。

VeriSim支持兩種主要的數(shù)字邏輯驗(yàn)證：一是行為級(jí)、RTL級(jí)和帶SDF后仿的門級(jí)數(shù)字電路門級(jí)Verilog和VHDL仿真；二是高階的系統(tǒng)級(jí)SystemVerilog加SystemC混合仿真，通過無縫集成通用驗(yàn)證方法(UVM)，VeriSim為用戶提供快速驗(yàn)證測(cè)試臺(tái)的設(shè)置，使驗(yàn)證過程更加高效和可控，其Assertion功能還可確保用戶在設(shè)計(jì)初期發(fā)現(xiàn)并修正潛在的錯(cuò)誤，從而顯著縮短驗(yàn)證周期，加快產(chǎn)品上市進(jìn)程。

VeriSim提供全面的功能性和代碼覆蓋率測(cè)試，可生成多種格式的仿真數(shù)據(jù)。此外，VeriSim輸入文件可通過加密算法進(jìn)行保護(hù)，確?？蛻鬒P得到充分的安全保護(hù)。

通過集成NanoSpice系列的各種晶體管級(jí)電路仿真器，VeriSim可提供完整的混合信號(hào)驗(yàn)證解決方案，支持全面設(shè)計(jì)驗(yàn)證，確保數(shù)字電路與模擬電路協(xié)同運(yùn)行，進(jìn)而提高系統(tǒng)可靠性。

產(chǎn)品優(yōu)勢(shì)

·高性能&大容量

編譯、仿真和約束求解器引擎創(chuàng)新優(yōu)化

·先進(jìn)的仿真技術(shù)

X態(tài)傳播和競(jìng)爭(zhēng)條件消除技術(shù)

·兼容性和可用性

易于使用并支持從現(xiàn)有工具快速遷移

·兼容不同CPU架構(gòu)

支持X86和ARM

·一站式混合信號(hào)驗(yàn)證解決方案

與NanoSpice系列晶體管級(jí)仿真器集成的數(shù)模混和信號(hào)仿真

技術(shù)規(guī)格

·語言支持

-Verilog:1995/2001/2005

-SystemVerilog(SV):2005/2009/2012/2017

-VHDL:ieee87/ieee93/ieee08

-SystemC

·仿真支持

-Verilog/SystemVerilog設(shè)計(jì)

-VHDL設(shè)計(jì)

-Verilog/SystemVerilog與SystemC設(shè)計(jì)

-VHDL和Verilog模塊互相調(diào)用的混合設(shè)計(jì)

·支持約束求解器

·支持功能覆蓋率和代碼覆蓋率測(cè)試

·支持波形轉(zhuǎn)儲(chǔ)

·支持UVM-1.1b,UVM-1.1d和UVM-1.2驗(yàn)證方法學(xué)

·支持帶標(biāo)準(zhǔn)延遲格式(SDF)后仿信息的門級(jí)仿真

·支持IEEE1735加密

產(chǎn)品應(yīng)用

·系統(tǒng)驗(yàn)證testbench設(shè)置

·SystemVerilog和SystemC混合語言testbench

·集成NanoSpice實(shí)現(xiàn)數(shù)?；旌蚐oC全芯片驗(yàn)證

·行為級(jí)、RTL級(jí)和帶SDF后仿的門級(jí)數(shù)字電路