隨著電子設(shè)計向更高速度發(fā)展，過孔在PCB設(shè)計中的重要性日益凸顯。在低頻應(yīng)用中，過孔對信號傳輸?shù)挠绊懣梢院雎圆挥嫞?a href="http://www.www27dydycom.cn/tags/時鐘/" target="_blank">時鐘頻率提高、信號上升時間縮短時，過孔引起的阻抗不連續(xù)性成為影響信號完整性的關(guān)鍵因素。

過孔本質(zhì)上可以視為由電容、電感和電阻組成的參數(shù)模型，其特性可通過場提取工具或TDR測試獲得。計算公式計算:

D2：過孔區(qū)直徑：inch;

DI：過孔焊盤直徑：inch;

T：PCB厚度: inch;

ε：介電常數(shù)；

C：過孔寄生電容：pF

過孔的寄生電容主要受過孔區(qū)直徑、焊盤直徑、PCB厚度和介電常數(shù)影響，而寄生電感則主要取決于過孔長度和直徑。一般而言，較小的過孔會產(chǎn)生較小的寄生電容.

h： 過孔長度：inch;

d： 過孔直徑：inch;

L:過孔寄生電感：nH

在工程實踐中，仿真分析時常將過孔模型近似為1pF電容，TDR測試顯示其引起的瞬態(tài)阻抗降落約為6-7歐姆。

過孔對信號傳輸?shù)呢撁嬗绊懼饕憩F(xiàn)在以下幾個方面：

1.改變PCB走線的特征阻抗，引入固有電容

2.造成走線特征阻抗的跳變，導(dǎo)致約5%的負反射系數(shù)

3.使信號在層間跳轉(zhuǎn)時改變參考平面和回流路徑

4.當參考平面發(fā)生變化時，可能導(dǎo)致傳輸線特征阻抗顯著改變

對于上升時間在0.5-1.0ns范圍的信號，單個過孔造成的幾十皮秒邊沿變緩影響相對較小，但多個過孔的累積效應(yīng)不可忽視。過孔還會延長信號傳輸時間，一個過孔大約會增加幾百皮秒的走線延時，對于長走線而言影響較小。

為減輕過孔帶來的不良影響，PCB設(shè)計中應(yīng)當盡量減少過孔數(shù)量，在布線換層時優(yōu)先選擇阻抗連續(xù)的平面進行切換。值得注意的是，對于頻率低于1GHz的信號，相比避免過孔，更應(yīng)優(yōu)先考慮內(nèi)層布線以減小輻射影響。

當信號線必須通過過孔跨層布線時，應(yīng)在信號過孔附近添加地屬性過孔，以提供良好的回流路徑。對于多層PCB設(shè)計，確保地層作為信號回流的主通道至關(guān)重要。在敏感信號必須跨層時，理想的做法是對信號線進行包地處理，使包地線與信號線平行且盡可能靠近，從而維持良好的信號完整性。